[参考译文] TMS320F2800137：ADC 时钟越大、ADC 采样率越快、采样结果和实时性能越好、为什么需要设置 ADC 频率分频表？

绍兴、您好！

在 ADC 采样过程中使用两种不同的时钟：

• 采样+保持(采集窗口)-这使用 SYSCLK、并使用 ACQPS 参数根据 SOC 进行配置。 F280013x ADC 的最小采集窗口为75ns、但 根据输入驱动器要求、这可能需要更大、以确保采样电容器在开始转换之前已充电至准确电平。
• 转换-使用 ADCCLK。 ADCCLK 使用 ADCCTL2.prescale 分频器从 SYSCLK 分频。 ADCCLK 的最大速度为60MHz、因此在 F280013x 上、预分频为0是无效的、不起作用。 对于大多数用户、建议设置预分频= 2、以便在 SYSCLK = 120MHz 时 ADCCLK = 60MHz。 如果出于某种原因需要降低 ADC 转换时钟的速度、也可以通过将预分频设置为更高的值来实现。 不过、这不会提高 ADC 的性能、因此简单的答案是将其设置为2、除非有特定的原因需要执行其他操作。

在大多数情况下、ACQPS 的值将决定用户的采样率。  根据驱动器电路设计的不同、用户应始终在 配置 ACQPS 之前计算所需的采集窗口持续时间、以确保准确转换。 有关更多信息、请参阅 F280013x TRM 中"其他信息>选择采集窗口持续时间"下的 ADC 章节。

此致、
Ibukun

该表供参考、以便用户在为配置的任何预分频设置执行 ADC 转换时对所涉及的周期计数有精确的参考-或者了解何时可以获得 ADC 结果、 例如、如果用户在多个通道上触发突发转换、他们可以准确计算所有转换所花费的时间以及触发 ISR 的时间/为控制环路预算的周期数。

请注意、预分频=0行并不完全无效。 SYSCLK 频率有可能<= 60MHz、所以 ADC 可被设定为使用0的预分频。

Ibukun