• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 395 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320F28386D：PLL 时钟

admin
Guru**** 2343770 points
Other Parts Discussed in Thread: TMS320F28386D
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1211626/tms320f28386d-pll-clock

器件型号：TMS320F28386D

 CPU1和 CPU2是否共享一个 PLL 时钟？

或者它们中的每个都有专用的 PLL 时钟？  (TMS320F28386D)

  • 0
    TI__Guru**** 2343770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这使我们在 通过调试检查 AUXPLLSTS 寄存器时感到困惑。 我展示了 CPU1和 CPU2之间的不同结果。

  • 0
    TI__Guru**** 2343770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    两个 CPU 不能同时访问时钟配置寄存器。 默认情况下、它们使用 CPU1进行配置。 然而、如果需要、CPU2可以使用时钟配置信标(CLKSEM)来抓取寄存器控制。 有关更多信息、请参阅 F2838x 技术参考手册中的"C28x 系统控制和中断>时钟配置信号量"。

    CPU1和 CPU2由 SYSPLL 计时。 AUXPLL 用于连接管理器子系统、以及一些外部接口时钟、如 USB、EtherCAT 和 CAN。 也就是说、每个 C28x CPU 子系统都有自己的时钟域(CPU1.CPUCLK/CPU1.SYSCLK 和 CPU2.CPUCLK/CPU2.SYSCLK)、但它们源自同一个 PLLSYSCLK。

    此致、
    Ibukun

  • 0
    TI__Guru**** 2343770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的、我尝试调用   SysCtl_setSemOwner (SysCtl_CPUSEL_CPU2)； 现在可以运行。

    但我感到困惑的是、CPU2仅希望默认信标具有读取访问权限 、但该机制禁止。

     

  • 0
    TI__Guru**** 2343770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    当寄存器归 CPU1所有时、CPU2无法读取这些寄存器。 它们的读数将为0。 外设总线访问是所有者 CPU 独有的。