[参考译文] TMS320F28035：PWM3A 谐振 LLC 半桥 DC/DC 转换器的输出波在某些情况下异常

您好！

定于12月26日美国度假 请预计在12月27日前收到回复。

此致、

辛奇塔

您好！

我们正在研究 这个问题。 同时、您可以向我们发送您发现了异常行为的 PWM 放大部分。

谢谢

斯里坎特

e2e.ti.com/.../HVLLC_5F00_PWM3A_5F00_WAVE_5F00_ABNORMAL.rar

---

感谢您的回复！

上面的 RAR 文件是逻辑分析仪的数据记录和 PC 软件。

此致、

周

周先生、您好！

您是在任何硬件上运行它吗？ 您是否 对代码进行了任何修改。 您是否 认为 PWM3A 和 PWM2A 准时性存在重叠？  您能否 就您发现的问题提供更多详细信息？ 您能否 分享您发现死区时间不匹配的波形的放大版本。

谢谢

斯里坎特

您好！

很抱歉耽误我的时间、

Unknown 说：

您是不是 说 PWM3A 和 PWM2A 准时有重叠？

不、我是说 PWM3A 的 FallingEdgeMargin2发生了丢失。

Unknown 说：

您能否 就您发现的问题提供更多详细信息？ 您能否 分享您发现死区时间不匹配的波形的放大版本。

e2e.ti.com/.../HVLLC_5F00_CLA.rar

是的、这是源代码、您可以使用它来获取更多详细信息、并通过示波器或逻辑分析仪获得波形的放大版本。

此致、

周

尊敬的 Zhou：

在 LLC 转换器硬件上运行时、您是否观察到这些 PWM 波形？ 您是在闭环中运行它吗？

然而、PWM2A 和 PWM3A 的 下降边沿取决于次级电流过零并由模拟比较器启用。 请参阅设计指南的第6.3节(链接：https://www.ti.com/lit/ug/tidu257/tidu257.pdf?ts = 1704388891505&ref_url=https%253A%252F%252Fwww.google.com%252F)。

谢谢

斯里坎特

您好！

Unknown 说：

您在 LLC 转换器硬件上运行时是否观察到这些 PWM 波形？ 您是否在闭环中运行此代码？

不可以、在演示板上运行 LLC 转换器硬件并以开环方式运行之前、我要在该板上观察这些 PWM 波形。

[报价 userid="556516" url="~/support/microcontrollers/c2000-microcontrollers-group/c2000/f/c2000-microcontrollers-forum/1307190/tms320f28035-pwm3a-output-wave-of-resonant-llc-half-bridge-dc-dc-converter-is-abnormal-in-some-cases/4974375 #4974375"]然而，PWM2A 和 PWM3A 的 下降沿依赖于次级电流过零，并通过模拟比较器启用。 [/报价]

软件概述：

1.构建1：开环

2.构建2：基于初级开关且具有 SR 时序的闭环 PID

3.构建3：基于电流(和初级开关)且具有 SR 时序的闭环 PID

如上所述、构建1现在是处于活动状态的软件、也是我们讨论过的目标。

---

现在我的产品的谐振频率大约为150∼200kHz、因此预期开关频率为80∼300kHz。

Unknown 说：

2.分析

1)当开关频率 ≥250kHz 时、 PWM1A/B 和 PWM2A 可以、但 PWM3A 异常(在 下降沿死区∗、它应该是低电平但高电平)；

2) 2)当 开关频率 < 250kHz 时、 PWM1A/B、PWM2A 和 PWM3A 都正常、符合预期。

[/报价]

那么、如何解决这个问题并实现预期的目标呢？

尊敬的 Zhou：

此时、我们无法重现此问题。 该设计设置为在高达150kHz 的开关频率下运行、您在该运行范围内似乎看不到任何问题。 我不能说 什么,除非你清楚地显示你已经发现的差异 ,并放大了两种情况的图片(<250kHz 和>250kHz ),这是影响你的设计

谢谢

斯里坎特

您好！

Unknown 说：

此时我们无法重现此问题。 [/报价]

您可以在300kHz 下重现此问题、并且我以300kHz 的频率100%重新创建了此问题。

Unknown 说：

我不能说 什么,除非你清楚地显示你找到和放大了 两种情况的图片(<250kHz 和>250kHz ),它对你的设计的影响[/报价]

e2e.ti.com/.../Zoomed_5F00_Data_5F00_log.rar

Unknown 说：

以上 rar 文件是逻辑分析仪的数据记录和 PC 软件。

[/quote]

首先在您的 PC 中安装 DSView、然后打开这些数据日志。

< 250kHz：DSLogic-LA-240108-091332_200kHz.DSL

>250kHz：DSLogic-LA-240108-092242_300kHz.DSL

我想此问题与 ansis 的 PWMDRV_LLC_1ch_UpCntDB_Compl_CLA_C 函数有关。

在周期内调用此函数、在构建1中、 周期为固定值。

如果 PWM 计时器计数到(EPwmRegs.TBPRD - EPwmRegs.DBFED)、但代码在红色框和黄色之间运行、

这种情况将发电异常与我的问题相同。

如果将黄色框的代码合并到红色框中、我的问题至少可以在300KHz 的频率下得到解决。

由于此文件是 TI 数字电源库文件、我不确定此修改是否可行。

此致、

周

[/quote][/quote]

尊敬的 Zhou：

很高兴知道您能够解决此问题。 我们  在参考设计文件夹中的任何位置都找不到此 PWMDRV_CLA_C.h 文件。 (…\ti\controlSUITE\development_kits\TMDSHVRESLLCKIT_v1.0\HVLLC)。 你是否为了使用 CLA 对代码进行了任何修改？ 您能帮助我找到您在哪里找到该文件吗？

谢谢

斯里坎特

您好！

Unknown 说：

您是否对代码进行了任何修改以使用 CLA？ [/报价]

是的、我的产品的 DSP 芯片是具有 CLA 的 TMS320F28035、而且源代码之前已经被共享。

Unknown 说：

HVLLC_CLA.rar

是的、这是源代码、您可以使用它来获取更多详细信息、并通过示波器或逻辑分析仪获得波形的放大版本。

[/报价]

Unknown 说：

您能帮助我找到此文件的位置吗?

[/quote]

此致、

周

[/quote][/quote]