大家好、
以下是客户可能需要您的帮助的问题:
我正在调试28388D 芯片的 CM 内核的编写、参考例程为: flash_kernel_c28x_cm_ex1_c28x1、我通过 JATG 仿真接口将例程刻录到 CPU1内核、然后根据该例程过程通过 SCIA 写入 CM 内核 txt 格式内核文件、该过程大致如下: 发送"A"用于波特率识别、然后发送指令、我发送的是 RESET_CPU1_LOAD_CM、该指令首先执行 setBootModeForCM ()函数、设置 CM 内核的引导状态、CM 内核开始从 S0RAM 运行。 DEVICE_BOOTCM 函数在 Last while (SYSCTL_isCMReset ()== 0x1U)函数中,传递此函数的执行,是否意味着 CM 内核已启动? 执行 copyDataToCPU1ToCMMSGRAM ()时、它将卡在 IPC_SYNC (IPC_CPU1_L_CM_R、IPC_FLAG1)函数中。 首先、设置 FLAG1的 IPC_SET。 当看到,Cpu1toCmIpcRegs 时进行仿真。 CPU1TOCMIPCFLG。 位 IPC1已设置、但 IPC_waitForFlag 函数中的程序卡正在等待 Cpu1toCmIpcRegs。 CMTOCPU1IPCSTS。 位 IPC1中、此寄存器应位于 CM 内核的 S0RAM 区域中、并将在引导运行时设置、那么 CM 内核引导是否未运行? 运行 CM 内核自举需要执行什么操作? CM 内核引导状态如下所示:,在 CPU1仿真下执行上述操作。
--
谢谢、此致