工具与软件：
Angela、
请参阅数据表的这一部分、了解上述部分所需的一些背景信息：
此处假设 VDD 由外部监控、因此对于外部 VDD 电源情况、VDD 的好坏不成问题。
因此、2.1没有要求、并假设 VDD 正在受到监测。 否则、内部 VDD POR 跳闸点太低、在触发 XRSn 并将其驱动为低电平之前无法保证器件的正常运行
对于2.2：
上电风险在于、如果上升时间太慢、BOR 可能会在电压稳定在正确区域之前释放。 客户可以参考时序延迟以及 BOR 发布范围、以确定是否存在风险
对于断电、我认为同样的速度太慢的风险、但由于 BOR 完全正常工作、因此它的风险应该比上电低。
在这两种情况下、我认为如果斜坡过快、则存在激活器件中的 ESD 二极管并消耗过多电流和/或锁存 IO 缓冲器的风险。
对于 VDD 的斜升速率、由于我们再次假设该电源轨上有外部监控器、因此更像是器件看到的受控上电。
此致！
Matthew
2. 我还没有找到没有缓起功能的降压 IC
DANG、
您能否评论以下 TPS562201的启动图中的哪一个与您在系统中实现的方式匹配？ 此外、由于这些器件仅显示1V 的输出电压、您能评论一下配置为3.3V 输出电压时看到的内容吗？ 上电时间是下面显示的3倍还是仍为1 ms？
此致！
Matthew
1. 我是指箭头所指的时间(TPS562201)
2. 下面是我们测得的波形(ch1:3.3V) 、其延迟时间相对较长、约为1ms。
DANG、
我来提供更多详细信息。
DS 中列出的上升时间主要是为了确保内部 POR/BOR 监控电路使器件保持复位状态、直到电源处于规格范围内。
当 VREGENz = 0V (不是您的用例)时、内部 VREG 为1.2V 内核电源供电 、而该电源的优缺点是 POR/BOR 释放复位的初级栅极。 反过来、该电源的斜升速率也是我们关心的所有问题。
但是、当 VREGENz= VDDIO (您的用例)时、也会从外部为1.2V 供电、这也会释放复位。
如您所述、来自降压转换器的 VDDIO 斜坡太慢/长于我们为 VDDIO 提供的 DS 规格。 通常、这会带来一个问题、即内部 POR/BOR 将在 VDDIO 在范围内之前过早释放、并且可能存在器件过早开始执行代码的风险。
但是、根据波形、VDD (1.2V)直到 VDDIO (3.3V)达到或接近2.60V 时才会激活、这会降低 VDDIO 上的慢速斜升速率、从而正确地保持复位取消置位。 当 VDD 电源轨变为高电平时、精确的 VDDIO 监控器就会在规格范围内工作、并且我们能够正确地门控复位。
因此、即使我们违反了 VDDIO 上的最小斜坡速率、但由于应用 VDD 的方式、我可以放弃该要求、因为在系统级别、我们要避免 VDDIO 上缓慢斜坡可能导致的条件。
基本上、我认为您的电流实施将在上电后正确运行、因此您可以忽略 VDDIO 上的缓慢斜坡/违反 DS。
此致！
Matthew
1.测试数据
2.波形
CH1：3.3V CH3：1.2V CH2：RST
