This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
您好!
当使用 CLB 生成时钟信号并通过 CLB 输出交叉开关将其路由到 GPIO 时、我会遇到意外行为。
CLB 逻辑控制寄存器(CLB_DBG_OUT)反映了此行为、指示 CLB 输出交叉开关反转模式和 CLB 输出之间存在相关性、这是我未预料到的。
如果对这种相关性有任何见解、将不胜感激。
此致、
Wilko.
尊敬的 Wilko:
您能分享一下 CLB 图纸吗、您在这里要做的事情。 使用 SysConfig 工具。
谢谢、此致、
Uttam
尊敬的 Uttam:
感谢您的答复。
我想让你知道、我本周将不会在办公室工作、但下周会跟你一起跟进。
此致、
Wilko.
尊敬的 Uttam:
我发现此问题的来源似乎不同。
经过一些调查后、我发现需要多次刷写 CLB、然后 OutputXBAR 显示正确的值。
我不完全确定为什么有必要这样做、但幸运的是、多次刷写 CLB 可以在输出看起来不一致时解决该问题。
谢谢。
此致、
Wilko.