[参考译文] TMS320F280039C：如何在 hwbist 测试期间生成中断、以测试 CSTCGCR3和 CSTCCRD 及寄存器

我认为对权变措施/代码有一些误解。  禁用计时器 ISR、因为 HWBIST IP 将运行该逻辑、并可能导致触发计时器中断、我们要忽略该中断。  因此、将在 HWBIST 期间测试该逻辑。

此致！

Matthew

我的问题可能引起了一些误解。 我想问、我是否可以创建一个中断来测试图中以红色突出显示的两个寄存器、以便查看在 HWBIST 操作期间如何处理它们？

为什么 Timer1和 Timer2需要特殊处理？ 是否有具体原因？

我认为相关的两个寄存器是 HWBIST 本身的一部分、用于在 HWBIST 运行时测试计时器的功能。  我不知道这里的确切细节、但 HWBIST 通常是更改受测区域上各种触发器的逻辑状态、在这种情况下、如果未禁用 ISR、HWBIST 练习将导致触发中断、这既不希望中断 HWBIST 流程、也不是真正的计时器中断、因为我们处于测试条件下。

此致！

Matthew

在 CPU 测试期间、我是否可以创建中断(不包括计时器中断)来查看 HWBIST 如何处理中断？

Matthew 您好、我可以通过任何方法创建中断(不包括计时器中断)、来查看 HWBIST 在 CPU 测试期间如何处理中断？

您可以在器件 勘误表文档中阅读有关采用"CPU 计时器"权变措施的原因的更多信息。

如果您尝试在 HWBIST 运行时触发中断以观察其记录和重新发出中断的方式、我认为您需要使用像 PWM 中断这样足够短的周期、您可以保证它会在 HWBIST 运行时发生。

惠特尼

大家好、我还有一些问题要问。

1、在哪里可以找到"勘误表文档"？ 有链接吗？ 如果有、请将其发送给我。

2、如何创建一个工程来同时运行 HWBIST 和中断、以便在 HWBIST 测试期间触发中断？

1.我在上一篇文章中链接到它,但我会在这里再次分享: https://www.ti.com/lit/pdf/sprz496

2.可以使用 C2000Ware 示例作为项目的起点。 您是否已查看 f28003x_test_application 项目以了解如何使用 HWBIST 代码？

\libraries\diagnostic\f28003x\examples\test_application

惠特尼

在 https://www.ti.com/lit/pdf/sprz496文档中、我找到了"运行正常 HWBIST 序列：保存寄存器、启用中断记录、运行 HWBIST、恢复寄存器、结束中断记录"序列。 此序列似乎与"C：\ti\c2000\C2000Ware_5_01_00_00\libraries\diagnostic\f28003x\source\stl_hwbist_s.asm"中的序列不一致。 它似乎缺少"保存和禁用的 CPU 计时器中断"和"上下文保存例程"。

是否有人可以帮助我解决此问题？

在第2步中、"enable interrupt logging"和"run HWBIST"之间应该有一个"context save routine"。 文档中似乎缺少此步骤。