工具与软件:
尊敬的专家:
当28035芯片 SPI 模块运行外部闪存扩展时、指令+地址或者指令+数据被分成两次并从主机发送到从器件。 这两次之间存在一定的延迟(us)、CS 总线会异常拉高、导致闪存错误地将一条指令解释为两条指令。 然后、在 F28035器件期间会发生 SPI 通信问题。 您能明白为什么在两个命令之间延迟吗? 为什么 CS 信号在此处拉低?

This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
尊敬的专家:
当28035芯片 SPI 模块运行外部闪存扩展时、指令+地址或者指令+数据被分成两次并从主机发送到从器件。 这两次之间存在一定的延迟(us)、CS 总线会异常拉高、导致闪存错误地将一条指令解释为两条指令。 然后、在 F28035器件期间会发生 SPI 通信问题。 您能明白为什么在两个命令之间延迟吗? 为什么 CS 信号在此处拉低?

您好!
CS 引脚的固件控制似乎是一个问题、在 C2000文档中也称为 STE 或 PTE 引脚。 没有该控制的任何详细信息(比如 TI 的示例、如果有)、我只能进行合理的猜测。
遗憾的是、关于延误、我无法根据这一信息知道。 我建议查看 FW 并确定用于写入 SPI 的函数是否与具有设定周期的触发器关联。
此致、
Jason Osborn