This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832:LDO 旁路电容器

Guru**** 2494635 points
Other Parts Discussed in Thread: LMK04832, LMX2531

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1558522/lmk04832-ldo-bypass-capacitors

器件型号:LMK04832
主题中讨论的其他器件: LMX2531

工具/软件:

数据表显示了用于片上 LDO“旁路“的 10uF 和 0.1uF 电容器。  这里未提及这些电容器的电介质材料。  如果这些电容器在内部 LDO 的内部基准上绕过噪声、则 X5R 和 X7R 及其压电式效应将产生振动噪声。  为避免振动敏感性、10uF 优先使用薄膜电容器 (0.1uF 可以是 COG)。  如果它们在本地绕过电源到内部稳压器、那么外部电源稳压器可以通过伺服这些电容器会受到的振动噪声来应对这一情况。  能否澄清一下、这类旁路是用于内部稳压器基准 的低噪声滤波、还是用于内部稳压器输入电源?   

谢谢、  

Farron Dacus

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    LDObypass 1 位于 VCO LDO 的输出端。 LDObypass2 位于反馈节点上。

    我认为、与外部稳压器将噪声伺服到 LDO 输入的方式相同、内部 LDO 也在一定程度上在其自身输出端伺服噪声。 我没有任何数据对此进行备份、因此请加盐、但其他类似器件的印象是、这些较高电流的内部稳压器通常可获得 50dB 至 70dB 的 PSRR、并且内部 LDO 的 PSRR 往往会在超过~μ V 1MHz 时迅速下降。 但我怀疑大多数压电式问题的频率都远低于 1MHz。 我的建议是、除非您可以 将一些系统杂散追溯到通过 LDObypass1 电容器耦合的特定振动源、否则 可能无需使用替代电介质。

    由于 LDObyp2 上的 0.1µF 直接连接到 LDO 反馈节点、因此应尽可能为 C0G。 在布局中应注意避免在该节点下方布线其他大电流。

    这是数据表应记录的内容。 目前、我们正在对 LMK04832 数据表进行修订、因此我会将此问题交给审核员以便包含在下一个修订版中。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek:

    感谢您的及时回复和有用的信息。   

    好的、旁路 1 是 LDO 的输出、X5R 或 X7R 等高电介质恒定压电电容就可以正常使用。 这是这个作用的标准做法、因为微音器噪声通常小于 3kHz、稳压器环路的带宽大于 100kHz、以便通过稳压器的反馈操作抑制噪声。   

    我不确定 0.1uF 位于“反馈节点“上、因为如果没有相对于基准节点的增益、反馈节点与输出节点相同。  如果相对于基准电压存在增益、例如将 1.2V 带隙电压增益到更有用的电平、则在该节点上放置一个电容器会在反馈环路中引入 RC 相移、从而使其更接近不稳定性。   

    因此、似乎更有可能 0.1 μ F 实际上位于稳压器反馈环路的基准电压上。  该基准需要具有低噪声、才能使稳压器输出具有低噪声。  例如、50k 的片上电阻器(从带隙输出到稳压器基准节点)和基准上的外部 0.1uF 的 RC 角将为 32Hz。 这会将带隙基准噪声降低到高于该频率的水平、从而使输出的噪声低于原始带隙基准、并且该输出也能抑制输出电容上的振动噪声。   

    如果基准节点上的电容为 0.1uF、则该节点需要为非微音器、因为该节点上的任何振动噪声都会直接传送到输出端。  如果从基准到输出有增益、则基准上的任何振动噪声实际上会在输出上放大。   

    ... Farron

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    可以肯定的是、 这是 LDO 原理图顶层的一个小片段。 节点 VREG_RFVCO 连接到 LDObyp1 引脚、VREF_RFVCO_LDO 节点连接到 LDObyp2 引脚。  如您所述、该连接直接位于参考节点上、而不是反馈节点上。 感谢您继续这样做、回答正确。

    在内部、+和 — 输入之间的电阻非常小(几十欧姆)、通过该网络的偏置电流约为 1.5mA、这似乎可以校正差分放大器的基极失配。 VREF_RFVCO_LDO 调优为约 1.5V、伺服 在 VREGG_RFVCO 节点的基准之上增加约 1V。 似乎基准节点上的噪声只是使输出移动等量、并且此路径中不应有任何明显的增益。 然而、在耦合到该输出的任何带内噪声之外、伺服仍会增加约 1V、这表明需要非微音器外部旁路电容。

    我还跟踪了设计的历史、一直追溯到 LMX2531、从中或多或少复制了该设计。 当时的几位应用工程师提到、在微音噪声耦合到 VCO LDO 方面存在一些客户问题、但我们都不记得还有更多具体细节。 我想在内部询问另一位对 LDO 设计非常了解的人,但他们本周不在办公室 — 如果可能,我将提供更多信息。

    除非我下周对此设计有所了解、否则我 仍然支持针对 LDO 上 0.1µF 的 C0G 建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Derek、非常感谢您进行了详细的演示。  是的、我们将在该 LDObyp2 引脚上使用 0.1uF COG。