[参考译文] LMK5C22212A：设计查询

尊敬的 Abhishek：

GPIO、SDA、SCLK 什么是 IO 电平？

-->请参阅数据表。 VDD 为 3.3V。

对于 LVCMOS 1.8V 输出、是否存在任何硬件方面的更改、需要区分 2.5V 和 1.8V 输出

-->无硬件。 区别发生在寄存器配置中。

3.我的 OXCO 是 49MHz OX-221-9102-49M152,对我的设计来说是可以的。

-->不用担心

我只对 IC 使用 OXCO 输入、IN0 和 IN1 可以保留为 NC？

-->是的。 在寄存器配置中禁用 DPLL、以便在仅 APLL 模式下使用该器件。 如果使用 IN0 或 IN1、则必须启用 DPLL。

仅提及 256MHz LVDS 输出在所有时钟输出上的电流时、电路的 3.3V 总功耗是多少（如数据表中所示）？

-->我没有可用于您的确切配置的功耗数据。 但是、您可以使用此数据表规格作为指导（约 1A、因为 BAW APLL 和 APLL2 均启用）。

原理图审阅：

--> LFx 必须遵循数据表建议。

-->如果担心 EMI 问题、我建议启用 OUT1_N 并以紧密耦合的布线方式对 OUT1_P 和 OUT1_N LVCMOS 信号进行布线、以减少发射。

请注意、
Jennifer

尊敬的  Abhishek：

1.正确。 DPLL 配置是软件变化、而不是硬件。

2.和 3. 现在看起来不错。

请注意、

Jennifer