[参考译文] CDCV304：CDCV304缓冲器输出中的振铃

admin

Other Parts Discussed in Thread: CDCV304

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1231175/cdcv304-ringing-in-cdcv304-buffer-output

器件型号：CDCV304

您好

我们在同一控制卡中使用两个 CDCV304时钟缓冲器、并且我们从这两个缓冲器输出获得不同的波形。

这2个缓冲器输出将连接到具有33欧姆终端的同一接收器。对于1个缓冲器时钟输出、则没有振铃、而对于其他输出振铃、则存在。并在下方附上了波形。

序号	网络名称	CLK 频率	驱动程序	接收器	串联 R	从驱动器到 Rx 的 TL 长度	捕获的波形
1	CLK_10M_20M_1588_OCXO	20米	CDCV1	Xilinx Kintex 7 FPGA	33 Ω	16.2英寸
2	CLK_125m_APLL_1588_FBCK	125米	CDCV2	Xilinx Kintex 7 FPGA	33 Ω	3.8英寸
3	20MHz_PLL_OSC_CLK	20米	CDCV1	RC 8A35036 SMU	33 Ω	9.6英寸
4	CLK_125m_PLL_1588_FBCK	125米	CDCV2	RC 8A35036 SMU	33 Ω	4英寸

通过将端接电阻值更改为22欧姆、18欧姆、10欧姆、我们仍然会看到波形中因过冲和下冲而产生振铃。

我已经检查了 CDCV304 (CDCV1)的输入时钟、它没问题、并在这里附加了相同的时钟以供您参考。

数据表中提供的负载电路测试适用于70欧姆而非50欧姆的标准传输线路阻抗。

我们的 PCB 布线使用50欧姆阻抗进行布线。您是否认为这可能导致了该问题？

请帮助我们了解振铃的原因。

谢谢

莫汉

2 年多前

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Mohan：

您能否同时分享一下您的原理图和布局？我要用几秒钟的时间来理解这种行为。对于 LVCMOS、我们可以匹配阻抗以获得更好的信号、而不会出现下冲和过冲。该缓冲器的输出阻抗约为25欧姆、因此输出上 Rs = 25欧姆的电阻值可以是用于匹配传输线路的良好电阻值。我可以使用 IBIS 运行 SIM 来获得更优的电阻器、以便与网络完全匹配。

您使用哪种类型的探头进行这些测量。 GND 引脚环路多长时间？如果它是测量问题、那么这可以进一步缩小范围。

出现振铃的原因也可能是电源造成的。我们可以确保滤波网络良好、并且 VDD 引脚上没有耦合纹波。

此致！

阿西姆

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Asim

我已在下面附上了该屏幕截图、

序号	驱动程序	网络名称	RS 长度	驱动器原理图	驱动器布局
1	CDCV1 (U186)	CLK_10M_20M_1588_OCXO	85密耳
		20MHz_PLL_OSC_CLK	95.4mil
2	CDCV2 (U184)	CLK_125m_APLL_1588_FBCK	62.4密耳
		CLK_125m_PLL_1588_FBCK	85密耳

接收器

RC 8A35036 SMU-原理图 RC 8A35036 SMU -布局

Xilinx Kintex 7 FPGA -原理图 Xilinx Kintex 7 FPGA - 布局

1. 关于探测/测量的查询： 我们使用 E2677焊接尖端和 N1169B 探头适配器、因此不存在 GND 环路延长的问题。此外、相同的测量设置在1种情况下为 CDCV 输出提供了一个纯净时钟、在另一种情况下为 CDCV 输出提供具有振铃的 CLK。

2.电源查询： 当您检查仿真并获取合适的值时、我们将尝试检查这一点并联系您。但从 SCHM 中、我们添加了铁氧体和足够的去耦变压器、因此我们预计不会出现问题。

谢谢

莫汉

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Mohan：

感谢您提供的信息、Asim 现在不在办公室、但我们明天会尽力与您联系。

此致！

Evan Su

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Mohan：

我根据您的布线长度运行了一些 IBIS SIM。 33欧姆的串联电阻即可满足此要求。我们能否从布局方面获得更多信息？我想检查去耦电容器到电源引脚的距离有多远？

此致！

阿西姆

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Asim

我附上了下面缓冲器的去耦屏幕截图、并且将电容器放置在靠近缓冲器的位置。

CDCV1 - U186

CDCV2 - U184

谢谢

莫汉

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Mohan：

它们看起来非常接近 DUT。我已订购 EVM、该 EVM 应该会在下周早些时候送达、以进行实验室实验。我很快就会提供相关的更新。

此致！

阿西姆

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Mohan：

我对该主题的响应延迟感到抱歉。我做了一些实验、发现我们可以消除此缓冲器上出现的振铃。

我认为、正如我在实验室中在 EVM 上测得的、这个频率真的很高、大约为300 MHz 的振铃来自该缓冲器 VDD 引脚上的电感。由于 VDD 引脚上的键合线较长、我们可能在该引脚上具有更多电感。由于所有输出同时开关、因此 L 因开关电流而产生的这种影响更为显著。

虽然此峰值不会导致系统出现任何问题、但由于较小的峰值会导致出现任何阈值水平问题。在所有输出上使用更高的串联电阻器和容性负载可避免这种情况。

我在调试过程中尝试了一些方法、发现了一个可以帮我解决问题的有用场景。

我使用基于振铃频率的去耦电容器做了多次实验、但这些实验没有效果。
在没有任何电容负载的情况下、尝试在设置中使用25至33的串联电阻。我看到了类似的结果、就像你一样。
尝试为此器件推荐的33和25欧姆容性负载。它有帮助、但仍然存在一些纹波。
在所有输出端尝试使用具有10pF 负载的50欧姆串联电阻、以减小电流并帮助扩展电流瞬态。这可以提供最佳结果、并有助于消除波形上的振铃。我建议在您的电路板上尝试此方法、看看它是否有帮助。

以下是一些结果：

Rs = 50欧姆 CL=10pF 电容-->振铃几乎消失。