This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我们仅对 xtal 输入使用辅助输入、VDD_PRI_REF 保持开路、并且 PLL 未锁定。
如果我们不使用主时钟输入、是否必须将 VDD_PRE_REF 连接到 VDD?
Fujimoto-San,
REF_SEL 引脚是否被拉至高电平? 如果此引脚被拉低、则为 PLL 选择 PRI_REF 输入。
有关在未使用时连接输入的指导、请参阅此帖子: https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/283561/termination-of-unused-clock-inputs-on-cdcm6208
谢谢。
卡德姆
尊敬的 Kadeem:
感谢您的重播。 自我们首次测试以来、REF_SEL 已被拉至高电平、这意味着已经选择了次级输入。
我们继续在我们这边调查该问题、发现即使我们没有使用主输入、也需要为 VDD_PRI_REF 供电。
此致!
藤本市
Fujimoto-San,
感谢您的帮助。 我将记录该值、以便我们可以使用这些信息更新数据表。
谢谢。
卡德姆