大家好、
这是针对 CDCI624的技术支持请求。 当发生 CDCI6214 PLL 解锁时、除了断电和重新启动外、无论如何配置芯片或复位、都无法恢复正常。 将 CDCI6214 EVM 开发板的 i2c 合并到芯片并进行配置后、这种现象保持不变。 此时、除了 Y0可以正常输出、如果选择了不同的配置、其他通道将无法正常输出。
当使用 CDCI624进行 PLL 参数计算时、 我们选择了定制、因为 PLLatinumSimm 中没有用于器件选择的 CDCI624选项。 是否正确、如下图所示？
下图中的锁相环电路与 CDCI624内部不相似、是不可用吗？
威廉
作者：William、
我们根据数据表和 TICS Pro 中的常见用例、为选择环路滤波器值提供了一些指导-请参阅下面的：
RESETN/SYNC 引脚是否配置为输出同步引脚？ 这个引脚是被拉高还是拉低？ 如果为低电平、则输出将静音、直到引脚被拉高：
GPIO1或 GPIO4是否配置为输出使能？ 这些通道中是否分别设置了静音位？ LOCK_Det (r7[0])位是否为"1"，表示 PLL 已锁定至基准？ 不管 PLL 锁定状态如何、Y0都将输出、因为它是旁路。
谢谢。
卡德姆
高,引脚配置是这 ,由 MCU 控制。
我们的 VCO 频率是2673MHz。
PLL 解锁问题、我们怀疑它是 RC 参数。 因为 2673MHz 没有参数
