[参考译文] LMX2820：锁定100 MHz

您好、Aurelian：  

您的方法是正确的、这是可能的。  
请注意、您无法使用100 MHz PFDin、但 有一个分频器可将其降至20 -25MHz 甚至50 MHz。  

此致、  

维森特  

hello Vicente、在图中的形式、在引脚28-RFIN 上施加 VCO、此输入规定的最小频率为1GHz、而 VCO 频率为100 MHz。 但根据 PFDIN 输入的数据表、引脚20我们可以应用20 -2000MHz 范围的频率。

可以将100MHz VCO 放入外部 PFD 引脚、它只是另一个 N 分频器、仅采用整数、具有更小的最大幅度。 但它会变得有点复杂。

• 您的输入显示为10MHz；您可以正常使用5MHz、10MHz 或20MHz PFD。
• 外部 PFDIN 输入的 FOM 比其他路径差约3dB、因为 只需要使用一个 PFD。  假设您的最佳 N 分频器为5或10、并使用 LMX2820数据表电气特性的脚注8中的公式、您的 PLL 平坦噪声将为标称值-149dBc/Hz 或-152dBc/Hz、但这可能会随着 电荷泵增益的降低而有所改善。 除非您的基准非常出色(-170dBc/Hz 或更好)、否则不管怎样、基准贡献都将在带内噪声中占主导地位。 作为参考、10kHz 时100MHz 输出的闪烁角大约为-156dBc/Hz。
• 您必须在单 PFD 模式下运行、这会启用手动 PFD 延迟控制-这可能需要一些实验来找到100MHz 和相位检测器的最佳值。 PFD 延迟的次优选择可能会导致 PFD 杂散更大。
• 我不清楚是否可以 同时禁用内部 VCO 和 Σ-Δ N 分频器+ RFIN 缓冲器路径、但如果我们能够禁用、预期功耗和杂散性能都具有相当大的优势。 在内部检查未披露的字段描述时、我看到我们有设置来控制每个路径、但由于它们目前尚未披露、因此需要花一些时间来研究如何写入 它们以禁用不必要的路径。

下面我内部检查一下、我将返回给您、了解如何处理 未使用的路径断电。

非常感谢 Derek！！！

快速跟进：我们确定了一些应允许的附加设置。 请注意、 它们大部分存储在保留寄存器中、但它们表示器件内未使用电路块(VCO、分数 N 分频器、EXTVCO 缓冲器等)上的断电操作。  其余寄存器映射保留位应根据建议写入。

有一个 非零的机会,在下周的某个时候,我需要省略 其中的一两个建议;在下周结束时,我将确认所有设置或提供任何必要的修正。