[参考译文] LMX1214：CLKOUT 使用

admin

Guru**** 1788580 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：LMX1214

工具与软件：

您好！

时钟缓冲器的输入频率为1800MHz、我们计划将 CLKOUT 引脚连接到 FPGA、并将其设置为 225MHz 的输出频率。

CLKOUT 引脚似乎与 CML 标准相似。 FPGA 可以支持 LVDS、如下所示：

它还支持下面重点介绍的差分标准。

那么、您能否分享在 FPGA 输入端使用哪种标准来满足 CLKOUT 的输出标准？

另外、请建议这两个接口标准之间需要使用哪种类型的终端？

谢谢

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Nandini：

CLKOUT 需要交流耦合、因此您应该使用 LVDS 接口。

CLKOUT 还需要在接收器端具有50Ω 终端

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Noel：

"你说什么?
P 和 N 信号之间具有100 Ω 并联终端。需要外部偏置端接电阻器呢？

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Nandini：

您最好要求 FPGA 供应商进行确认。

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Noel：

我将与 FPGA 供应商确认这一点。

然而、从时钟缓冲器的角度来看、如果 P 与 N 之间的100欧姆差分电阻可以、而不是您建议的50欧姆端接电阻(大概连接到 GND)、您可以分享吗？

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Nandini：

差分100Ω 就更好、尤其是 PCB 布局。

时钟和时序（参考译文帖）(Read Only)