[参考译文] LMK05318B-Q1：启动时间

尊敬的 Yuki：

请参阅数据表中的 APLL 锁定时间。 这是启动和稳定输出时钟之间的时间。

输出到锁相到1PPS 信号所需的时间可能是几分钟。 在1PPS 锁定之前、输出与 XO 输入相位对齐。 1PPS 锁定开始后、输出将在相位上从 XO 输入相位稳定切换到1PPS 输入相位。 在转换(保持至1PPS 锁定)期间、输出不会受到干扰、也不会发生相位中断。 这称为"无中断切换"。

此致、

Jennifer

尊敬的 Yuki：

有快速锁定。 但是、这取决于输入和输出之间"锁相"的定义。 是否需要多长时间才能在输入和输出之间获得接近0ppm 的相位误差？ 或者、输出开始跟随输入需要多长时间？

DPLL 频率在几秒钟内将输出锁定到1PPS 输入。 锁频时、输出与输入的频率精度相同。

在相位方面、我们通常将锁相定义为输出相位在输入相位之后开始的点。 DPLL LOPL (相锁丢失)状态信号提供了进一步的定义。 DPLL_LOPL = 0表示 DPLL 已锁相 根据定义的锁相和解锁阈值寄存器设置 DPLL_LOPL=1表示 DPLL 的相位解锁超出阈值。  

• DPLL 频率和相位阈值由用户(通过寄存器)配置、并定义基准输入(PRIREF/SECREF)和 VCO (输出时钟)之间允许的精度。
• 较大的锁定/解锁阈值意味着 DPLL_LOPL/LOFL 状态寄存器会被更快地清除、因为您"允许"较大的 ppm/相位误差计数为已锁定(LOPL/LOFL=0)。
• 当基准变为有效时、DPLL 变为有效状态、并通过更新 APLL1分子开始更正 VCO1。 DPLL 包含一个 TDC (时数转换器)、用于比较基准和 VCO 输出之间的相位误差。 DPLL 将继续进行校正(以 TDC 定义的速率)、直到基准和 VCO 之间的相位/ppm 误差达到0。 由于基准也具有噪声/抖动、这意味着 DPLL 将在尝试实现0相位/ppm 误差时持续进行校正。
• 当我们将 DPLL 基准输入(PRIREF)和输出时钟连接到示波器并水平放大以查看每个波形的边沿时、我们可以看到这种情况。 在开始(初始锁定)时、会有一些 x 量的相位差。 随着 DPLL 更新 APLL 分子、我们可以看到 PRIREF 和输出之间的相位差开始减小。 对于较低基准输入(如1Hz)、相位误差的减小更为明显、因为 TDC 速率较慢(1Hz)。 对于像156.25MHz 这样的更高频率、更新速度快得多(TDC 速率可以是25MHz)、并且由于相位差将很快达到接近0、因此可能不会很容易地看到相位差随时间变化。
  • 以下是示例图、说明了不同的 LOPL 设置会如何影响示波器(在不同的图中、y 轴是电压、x 轴是时间、时基是相同的)。
  • 

总之、如果客户将相锁定义为1PPS 输入和输出之间的0ppm 误差、则需要几分钟时间、因为所需的 TDC 速率为1Hz、DPLL LBW 为0.01Hz、这会降低相位校正的速率。

如果客户将相锁定义为输出开始跟踪1PPS 输入时、则会在不到一分钟的时间内开始。

此致、

Jennifer