工具/软件：
尊敬的 TI 团队
我对如何正确使用该 ADC 有疑问/确认。 我要使用 10SPS 的采样率来过滤 50/60Hz、并为了实现这一点、我需要在 CLKIN 引脚上使用 32768Hz 的时钟。 我使用 EVM 板对其进行了测试、似乎可以正常工作。 您能否确认此场景是否正常？！ 此外、使用 SCLK 上的 25MHz 从 ADC 中读取数据也是安全的吗？
提前感谢您。
此致 Theo
尊敬的 Theo Keinarth：
您必须满足建议运行条件中的要求、如下所示。 值 327680 在此范围内
最大 SCLK 速度为 25MHz、因此这是可以接受的、但当然没有容差裕度。 我也想知道如果您的数据速率为 10SPS、为什么您需要如此快的 SCLK 速率。
-布莱恩
尊敬的 Theo Keinarth：
需要注意的是、最低 OSR 的滤波器响应有一个 sinc1 响应、这在 50Hz 和 60Hz 时不会给您太多的抑制作用。 理想情况下、抑制是无限的、但输入时钟频率或线路周期频率的任何变化都会使输入频率偏离抑制零、从而减少抑制
您可以在下面的第二个图中看到这一点、其中 sinc3+sinc1 滤波器的第一个陷波（红色图）非常窄。 输入频率相对于精确数据速率的任何微小偏差（本例中为 10SPS）都将快速上移频率响应图并远离无限零。 查看该图、1Hz 偏差可能会提供 75dB 的抑制
如果不足、能否使用多个外部多路复用器+单通道 ADC、而不是使用同步采样 ADC？ 例如、8：1 多路复用器+ ADS122U04（或 ADS1220）？ 与 ADS131M0x 相比、这些器件在 10SPS 时提供了更好的 50/60Hz 抑制
-布莱恩
