[参考译文] ADS7067：安静时间/转换时间无法同时满足 — 它们是否在动态模式下相关/可交换？

此外： TD_CKDO 定义为延迟时间：SCLK 启动沿到 SDO 上（下一个）数据有效的时间： 16ns。 这与最大 SPI 频率 50MHz 不兼容：对于 50MHz 处的对称时钟、启动和锁存边沿之间的时间为 10ns。  
如果最大延迟可以为 16ns、则将超出下一个锁存边沿。  
推迟 使用一个额外的时钟也不会产生可重现的行为、因为  在我们的应用中观察到的典型 TD_CKDO 是 8ns 的房间。  
我们需要采用什么方法来可靠地获取 50MHz SPI 时钟？  
提前感谢 您的考虑、  

您好、Tom、  

最大 SCLK 频率为 60MHz、可以实现 800kSPS 采样。 当 SCLK = 50MHz 时、吞吐量可能会有所下降、但动态使用会使更容易保持接近最大速率。  

tcycle = tacq+tconv、无论 SCLK 速度或模式如何、ADC 都需要最大 950ns 来转换样本、并至少需要 300ns 来采集下一个样本。

此致、  

Yolanda

感谢您的计算 — 您是对的-我们应该在 60MHz 运行零件。
你能帮我解释 TD_CKDO 吗? 它被定义为“延迟时间：SCLK 启动沿到 SDO 上的（下一个）数据有效：最大 16ns “。  
当我们在 SPI 模式 00 上观察示波器时、我们可以有效地看到器件在下降时钟沿（SPI 模式 00 下的启动沿）输出其数据、延迟为（在本例中）9ns。 假设这可能是最坏情况 16ns 和对称的时钟信号、我们需要考虑 2x16ns 最坏情况作为最小时钟周期 — 当然，这里肯定有一些我们看不到的东西？ 还是我们需要在主站端进行边缘恢复的高级方法？  
提前感谢、   

您好、Tom、  

TD_CKDO 是从 SCLK“捕获“边沿到 SDO 上下一个有效数据的延迟。 表 5.7 中的描述使用“启动“边缘、这可能会令人困惑、因为在其他所有位置都会使用“捕获“、而在传统 SPI 中、捕获和启动边缘会交替使用。

但是、由于 ADS7067 具有“增强型 SPI“接口、该接口使用“早期数据启动“配置、 实际上 使其具有相同的边缘。  

“早期数据启动“功能 在捕获边沿之后立即开始 SDO 数据的转换、保持足够长的时间 以使控制器读取数据、但不会太长、以至于在下一个捕获边沿时数据未完全转换 (TD_CKDO)。 这意味着最大  TD_CKDO 应该小于 1/fSCLK。

在较快的 SCLK 速度下、这种情况仍然类似于传统的 SPI 协议、但如果 SCLK 降低、这种情况会更加明显。   

 几年前、我的一所大学在这个 E2E 主题中做了很好的解释。

他引用了另一个具有类似 SPI 协议类型的器件 ADS890xB。 在 ADS890xB 的数据表中、第 7.5.4.2.1 节 传统 SPI 兼容 (SYS-xy-S) 协议中的图与 ADS7067 数据表第 6.3.10.1 节增强型 SPI 接口中的图类似、但它们已进行了扩展并采用颜色编码来显示启动边沿和锁存边沿。  

此致、  

Yolanda

您好 Yolanda、

当我们降低 SPI（模式 00）频率时、可以观察到 SDO 在 SCLK 的下降沿确实转换。 这与您关于  SDO 数据应在捕获边沿之后立即转换的说法相矛盾。 请您进一步解释一下。

下图显示了 4.8MHz 处的 SPI 事务。

深蓝色：CSN
浅蓝色：sclk
绿色：SDO
紫色：SDI

提前感谢。

您好 Yolanda、

我们还使用 ADS7066 进行了一项测试。

浅蓝色：sclk
绿色：SDO

我们再次观察到 SDO 在 SCLK 的下降沿转换。
我们是否需要做一些事情来实现 “早期数据发布“？
提前感谢。