Other Parts Discussed in Thread: ADC09QJ1300EVM
器件型号： ADC09QJ1300EVM
大家好、我正在使用评估板 ADC09QJ1300EVM、我将该板连接到支持 xczu4cg SOM 的 Enclusstra ST1 +基板。
我的对象:
使用 FPGA 在 JMODE2 8b/10b 中建立 JESD204C。 ADC 配置为 8 位采样
我的当前步骤：
JMODE2 中的 500Msps JESD204C 正常工作、使用 ILA 内核和 ADC 的“斜坡测试模式“进行了验证。 8b/10b 编码和采样 8 位数据。 设计稳定、24 小时直线工作正常。 EVM 配置为 50MHz 板载振荡器作为 ADC 的时钟输入。 跳线 OSC_ON 处于“已安装“位置。 在 GT 接收器上检测到时钟、USR_clk2 测量为 62.5Mhz。
在 1gsps 方面继续发展并不是决定性的、我确实观察到 QPLL0 锁定信号和 150Mhz 的 USR_clk2。 GT 向导配置如下：
没有数据接收在我这边我已经附加了我的配置审查 params.zip 从我的理解,我应该得到一个 USR_clk2 的 125MHz 不 150Mhz 在这种模式。
重现步骤：
按如下方式设置 EVM GUI
启动 FPGA 并进入 ILA VIO。 将 MASTER_RESETn 应用于 0、然后释放。 将 RX_RESET 应用于 1、然后释放为 0。
可能我的 GT 向导设置不正确、我使用了 ZCU1028b10b 参考设计中提供的模板、并将其设置为 5G 通道速率（对于 500Msps 设置）、然后将其设置为 10G 通道速率（对于 1Msps 设置）。
希望此消息完整、您能找到合适的答案。
此致、
