This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1087774/ads9120-about-spi-clock
大家好，
数据表的第一页列出了SPI时钟，对于常规为200 MHz，对于增强型为45 MHz。 但是，计时要求不会列出它们。 这是否意味着计时要求中的每个项目都适用于SPI以外的方法？ 此外，内部CLK的速度是多少？ 我是否应该在数据表的第1页输入SCLK的值以使用SPI？
此致。 柳时敏
您好，Ryu：
我们不指定SCLK的特定时钟频率，因为最小频率取决于所使用的通信模式，例如SDO引脚数，帧长度，数据传输区和SPI或源同步模式。 6.8 部分和6.6 部分列出了SPI模式的所有相关定时要求。
对于3线SPI，有关如何为您的配置计算精确的最小SCLK的详细信息，请参阅7.5 2部分。 例如，第1页列出的45MHz假定使用3线SPI (单SDO)和数据传输区域2。 用于得出最小SCLK频率的方程式是数据表中的方程式8和9。 如果使用双SDO，则最大时钟将为1/2，或大约为22.5 MHz。
1. SPI模式(第6.8 节)和源同步模式(第6.9 节和第6.10 节)有单独的定时规格
2.使用源同步模式(内部时钟)时，可以将内部时钟设置为100MHz (INTCLK)，50MHz (INTCLK/2)或25MHz (INTCLK/4)。 时钟周期在6.10 ，t-STR时间段一节中指定。 使用此模式时，RVS引脚上提供内部时钟输出。
3. 如果在SPI模式下使用区域2数据传输和单个SDO引脚，则可以设置SCLK=45MHz，这将支持16b数据传输，最大2.5MSPS数据速率。 请参阅图49了解更多时间安排的详细信息。
此致， Keith Nicholas 精密ADC应用
您好，Keith：
感谢您的回复。 我明白了。 但让我问你一个问题。 在6.8 部分中，CLK的最大值为75MHz。 如果我使用Zone1，我认为它会超过75MHz。 假设使用ZONE2，这是否为最大值？
如果使用区域1，则以2.5MSPS时钟16b数据所需的'理论'最小SCLK将为200MHz。 但是，ADS9120允许的最大SCLK频率为75MHz，因此不能将区域1数据传输用于单个SDO并支持2.5MSPS。 但是，您可以使用四个SDO (4个SDO引脚)，这会在使用区域1数据传输时将最小SCLK频率降低到45MHz。
具体问题的答案是'no'，200MHz适用于Zone1传输，但设备不支持大于75MHz的任何SCLK频率。 如果要以最大数据速率使用Zone1，则需要使用四SDO模式。 另一个选项是使用Zone2，这会增加传输数据的可用时间，并将最小SCLK频率降低到45MHz。
此致， Keith
感谢您的回复。 我明白了。
