This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/566095/dac3151-dac3151---sync-requirements
大家好，
要生成定期输出信号，从安装 DAC3151的硬件上的第一次评估来看，任何写入都需要同步。
在数据表中，这似乎并不是真正需要的。 您能否确认每次写入都确实需要同步？
FIFO的重置是否会影响同步要求？
谢谢！
日落
您好，
我还没有跟你。 您指的是哪种写？ 写入SPI寄存器空间或将数据从FPGA写入FIFO？
设备通电后，只需一个初始同步事件即可初始化FIFO指针。 但这需要成为FIFO两端的'SYNC活动'，有三种方法可以获得'SYNC活动'。 FIFO写入端的同步输入上的脉冲 ，FIFO 读取端的对齐输入上的脉冲，或FIFO两端的同步输入上的脉冲，设置了SYNC_ONO， 或者在设置了SYNC_ONO的情况下，FIFO两端的sif_sync事件。
如果FIFO的写入和读取面得到这样的初始化事件，则设置FIFO指针，使读取指针滞后于写指针4个标称字，或大约一半FIFO。 从那时起，除非某种情况干扰了设置，否则永远不需要再发生另一个同步事件。 指针根据各自的时钟域，写端的DATACLK和读取端的DACCLK来四处移动。
如果您确实决定在同步或对齐状态下有周期脉冲，则该脉冲的周期应可被8整除，这样，'event'就可以将指针重置到它们所处的位置，并且不会干扰FIFO。 我相信我们的TSW1400在内存中存储了一个以无限重复循环写入DAC的模式，该模式的长度必须可被8整除，并且每次模式重复时FPGA都会发出同步。 因此，使用TSW1400时，短模式长度意味着更频繁的同步，而长模式长度意味着同步频率降低。 但在第一次同步后，再也不需要再进行一次同步。 除非DAC的电源受到干扰或DAC的配置存在其它'阻差'。
此致，
Richard P.
