[参考译文] DAC37J84：FIFO empry错误标志

Cafain，

数据表(SLASE17B)第96页
BIT1 = READ_ERROR：如果读取请求的FIFO为空，则声明
bit0 = read_empty：FIFO为空

问题1.
请解释位0和位1的含义(两者之间的差异)。

如果bit0设置为“1”，则发生错误。 此错误表示FIFO为空，在正常操作模式下永远不会发生这种情况。

如果将位1设置为“1”，则在设备读取FIFO且该设备为空时发生错误。 这两个错误都是相关的。

经过评估确认后，将设置bit0="0"和bit="1"。
当FIFO为空状态时，由于执行了读取，因此认为bit1="1"是
如果FIFO为空状态，我们认为是bit0="1"。

但是，已确认bit0="0"和bit1="1"。
我们认为，当FIFO为空时，bit0="1"和bit1="1"是错误的吗？

您是如何确认FIFO为空的？

问题2.
BIT1 = READ_ERROR：如果读取请求的FIFO为空，则声明

JESD204B接口的哪个阶段是发生位1错误的阶段？
是代码组同步(CGS)还是初始通道同步(ILAS)，
还是在数据传输阶段发生？

由于数据在ILAS之后才有效，因此用户应在此阶段之后，在监护之前清除警报。

此致，

Jim

你好，Jim-San

答案

回答1.

如果缺少以下信息，请联系我们。

·FPGA和DAC37J84的初始化
·为两者提供SYSREF
•0x64，0x65寄存器被清除为零，然后在读取结果为0x0002 (位1设置为"1")时读取→

其他信息
最近评估中发现的问题
通过将0x03位7 fifo_error_0s_data_ENA设置为"0"来确认RF输出
从以上状态(位1设置为"1")开始。

我使用K = 32，但答案是否正确？

回答2：

FPGA是XC7Z100，XC7K325T。
SYNC已确认其输出来自DAC37J84，数据传输相位为
我认为这是可以实现的。

此致

Cafain

你好，Jim-San
我感谢您的支持，因为问题越来越多。

----------------

>> A2。
>>由于数据在ILAS之后才有效，因此用户应在此阶段之后在监护之前清除报警。

⇒我将使用以上A2答案进行确认。
清除警报的方法是0x64和0x65的零写入清除，这是否正确？
  如有需要，请告知我

----------------

此外，我还要问您一个问题。
DAC3XJ8X-GUI工具具有以下说明。
(请参阅随附文件的红线，了解描述位置)

如果发现“FIFO读取错误”或“FIFO读取为空”，
 重置JESD核心并再次触发SYSREF。

"重置JESD核心"的操作方法
将[0x4A位0 JESD_RESET_n]从'1'(重置释放状态)设置为'0'(重置状态)
将其再次转回'1'的步骤是否正确？

----------------

此致

您好Jim-San

我正在等待您的回答。
请就此采取行动。

如果缺少信息，请请求我。

此致

自助餐厅

Cafain，

从FIFO读取最后一个单词时，位0被设置为"1"，向用户表示FIFO现在为空。 这是一个警告，而不是错误。 如果在未加载的情况下再次读取此FIFO，则将位1设置为"1"，向用户表示这是错误的读取，因为FIFO为空并且发生了读取。

Config100对应于信道0，Config101对应于信道1。  

此致，

Jim