[参考译文] ADS1198：解决时间混乱

您好Arash：

1. 芯片实际上等待4个周期来输出数据。 数据表对此进行了暗示，尽管这是一种神秘的方式：“在第四个nDRDY脉冲上有固定的数据。” 表7中的时间为4xt_dr +开始时的一些额外时间。
2. 这也是一种令人困惑的语言。 它指的是ADS1198上数字滤波器的低通特性。 所谓的"步进变化"是指你在大学学习的单位步进。 如果要对ADS1198上的数字滤波器输入应用“单位步长”，则需要3个完整的转换周期才能完全稳定为1。 当然，所有低通滤波器都有一定的稳定时间，因此这不会令人惊讶。 当它说您必须等到第四个样本时，实际上是说如果您要在两个样本之间应用步骤，您必须等到第四个样本之后才能看到已确定的数据，因为您只能在每一个t_dr读取数据。 长话短说，您不需要担心这种行为。 这对于在输入之间进行切换的数据转换器来说更为重要。
3. 图正确。 设备在确认DRDY之前等待过滤器稳定。

Brian

您好Arash：

1.仅在第一个样本中，ADS1198才会等待4xt_dr切换DRDY。 之后，当设备持续运行且起始引脚保持高位或发出起始命令时，DRDY信号将以数据速率断言。 我认为您的困惑可能源于过去SAR ADC的经验，其中转换由主机临时控制。 ADS1198是一种 Δ-Σ ADC，它的转换会持续进行。

3.该图仅对启动被调高或发出启动命令后的第一次转换有效。 见我对问题1的答复。

Brian