您好，
我正在将ads1118与Arty A7-100T (FPGA)板连接。我已完成以下配置：-
1.ADS1118以2.5MHz的clk速度运行，VDD为5V。
2.i在 温度模式 和连续模式下配置设备，配置寄存器=x629B。
3.FSR=+- 4.096 ，数据速率=128SPS，启用上拉模式，AINP为AIN2，AINN为。
我正在使用32位SPI通信并将配置寄存器写入x629B 629B读回0
我有几个问题
1.在连续模式下检索数据是否需要一些延迟？
2.ca我希望从最初 的32位时钟链得到转换结果 ？
3.我的配置是否错误
谨致问候
Ajay
您好 ，Cole Macias，
感谢您的回复。
我正在使用32位SPI通信(3线通信)并将配置寄存器写入x428B 428B读回0
正如您的团队建议我给出了延迟，dout针脚始终保持低电平。
我的逻辑或硬件是否有任何问题，至少应该读回配置寄存器？
我希望你能给出一些解决办法
我正在附加逻辑分析器结果和硬件原理图。
谢谢，此致
Ajay Kumar
您好 ，Cole Macias，
我正在附加硬件示意图和示波器屏幕截图。电压电平3.3V。
谢谢，顺祝商祺
Ajay
您好Ajay，
感谢您提供示波器的屏幕截图。 一些评论：
DIN数据锁定在SCLK下降沿上：
如数据表所示：
与屏幕截图相比，很明显，所有0b0都释放在下降边缘上，直到0b1。 根据我的经验，在调整SPI库而不仔细检查设备需要什么时，有时会发生这种情况：
此外，当此过渡边缘与SCLK对齐时，我不确定设备将什么解释为中的数据(这就是为什么我涂写了问号)。 您需要在代码中修复此问题。
这就说明了为什么设备不会真正响应，您不会将其退出断电模式。
DIN上的0b1不是恒定电压：
很明显，当SCLK高电压时，MOSI会降至较低的电压水平。 我没有光标，但看着它，它可能会在两个电平之间下降近1V。 我知道你说3.3V是电平，但MOSI是4V，当SCLK高时，会降至3.3V，或者电压为3.3V，并降至~2.5V。 这是信号完整性或信号之间耦合不良的迹象。
奇怪的是，SCLK很明显地一直保持在3.3V，而且很稳定，而MOSI (或DIN) 则不是。 当奇怪的行为与时钟对排在一起时，您应该始终非常怀疑，因为它会给您提供调查的线索。
因此，我在此无能为力。 从共享的原理图中看不到MOSI和SCLK之间的关系。 我最初认为它与外部上拉电阻器有关，但这看起来不像MCU上的漏极开路IO。 您可能需要检查定义MCU逻辑电平输出的任何设置，并查看是否存在冲突。 这是我唯一的猜测。
再次检查数字输入绝对最大极限值是否未超出。
我看到MOSI峰间电压为6V的测量值。 您的VDD为5V，我看到MOSI中出现过冲和欠冲。 如果高于5.3V或低于-0.3V，则可能会在每次MOSI转换时损坏设备。
接地不良时有时会发生这种情况。 下面是一篇关于良好布局技术的文章，如果您没有遵循这些技术，我建议您遵循： https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/75.5516万/faq-pcb-layout-guidelines-and-grounding-recommendations-for-high-resolution-adcs
您可能可以使用现有的主板并将MCU和器件之间的外部电线直接连接起来，以提供更清洁的GND，但这不是一个长期解决方案。 最后，您需要重新设计PCB的布局。
总结意见：
我可以告诉你是一名新工程师，如果我错了，可以随时纠正我。 我强烈建议您观看有关ADC (以及大量其他IC)的TI Precision实验室视频，以进一步了解：https://training.ti.com/ti-precision-labs-adcs
此外，我们还有一个常见问题解答，可能在将来对您有所帮助。
希望能轻松更换SPI，开始通话。 如果您需要其他信息，请告诉我。
最佳，
-Cole
