This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1112275/ads8168-verilog-or-vhdl-simulation-model-available
是否为 ADS8168提供了 Verilog、SystemVerilog 或 VHDL 仿真模型？ 这将有助于加快调试并对我的接口 RTL 进行更彻底的验证。
您好 Brett、
欢迎访问 TI E2E 社区！
遗憾的是、我们没有适用于 ADS8168的任何类型的数字仿真模型。 我通常建议从默认的 SPI-00开始、并使用单个 SDO 来验证基本功能、然后在需要时转到不同的接口协议。
如果遇到问题、请随时发布接口信号(逻辑分析仪或示波器)的屏幕截图、我可以帮助进行调试。
此致、 Keith Nicholas 精密 ADC 应用
这是一个永恒的问题。
TI (和模拟器件等)无法理解的是、FPGA 工程师确实需要验证他们的设计。 为此、我们需要正确的模型。 我们当然可以从数据表中创建我们自己的模型(我们确实创建了；我现在有十几个)、但问题是我们在编写设计 HDL 时所做的假设与我们创建模型时所做的假设相同。 如果这些假设是错误的、那么我们会浪费时间在实验室中验证操作和正确性。
欢迎来到 TI、它是2022年年中、您的高速转换器旨在与 FPGA 连接。 我们可以信任的模型是强制性的。
至少答案不是"我们有 IBIS 模型..." ——一个技术支持人员告诉我。
我最终通过 使用大量 ILA 构建和实验室调试时间使其工作-这不是我喜欢的方法。 一个仿真模型本来可以为我节省很多时间、并且有可能产生一个更加稳健的 RTL 设计。
我很高兴您能让一切正常工作。
Brett、Andy、
感谢您就接口的 HDL 模型提出的建议。 这不是我们过去所提供的，但我们将来肯定会考虑这一点。
此致、 Keith
