[参考译文] TSW1400EVM：模式文件请求

你好、Jim！

感谢您的回复。
我知道还有图形发生器。
但是、没有 MATLAB 许可证。
在没有 MATLAB 许可证的情况下使用图形发生器是否存在任何问题？

谢谢。

不确定。 试试吧。 如果遇到问题、我可以为您创建此文件。 请告诉我应该在随附的幻灯片上使用哪些设置。

e2e.ti.com/.../Pattern-Gen.pptx

如果没有 Matlab 许可问题、我认为我可以在图形发生器中生成信号。

在下面的模式中创建了 CDMA_EVDO/CommSignal/LTE/MCGSM/MultiTonePattern 的哪个项目？

C：\Program Files (x86)\Texas Instruments\High Speed Data Converter Pro\Test Files\WCDMA_TM1_SPICIIF30MHz_Fdata307.2MHz_1000.TSW

谢谢你。

感谢您的回复、很抱歉您的回复很晚。

我想依次验证《TSW1400EVM 和 DAC3482EVM 用户指南》中确认的内容、然后使用我想要的选项检查结果。

如图1所示、如果您创建图形(307.2MHz Fdata)并设置寄存器、则中心频率90MHz 信号将从 EVM 板输出中输出。

但是、如果您如图2所示创建图形(76.8MHz Fdata)并将寄存器0值从0xF28C (插值 x4)更改为0xF88C (插值 x16)、则不会输出。

当 Fdata 速率从307.2MHz 降低到76.8MHz 时、是否有任何需要额外修改的寄存器？

e2e.ti.com/.../DAC3482_5F00_FDAC_5F00_1228p8MHz_5F00_4xint_5F00_NCO_5F00_60MHz_5F00_QMCon.txt

Jong-min、

您使用的 DAC 采样率是多少？ 如果在第二种情况下为76.8MHz、则最大 NCO 值只能是此速率的1/2。 如果仍要将 NCO 设置为60MHz、请将其降低至大约35MHz。 如果这不起作用、请发送 GUI 设置屏幕截图。

此致、

Jim  

你好、Jim！

我最终要使用的设置为：

DAC 采样率：1.2288GSPS
接口：16位字宽
Fdata 速率：76.8MHz
内插：16x
带宽：20MHz
Fout：500MHz
PLL：禁用

这些是实际电路板上设置的时钟和同步信号。

DACCLK (P/N)：1.2288GHz
DATACLK (P/N)：76.8MHz
OSR (P/N )：2.4MHz (?)
奇偶校验(P/N ):无
SYNC (P/N)：无
帧(P/N ):无

Jong-min、

对于您的设置、我认为 OSR 应为4.8MHz。 这是 CDCE62005 Control 选项卡中 Y1的除以256。 对于 Y3、FPGA 时钟应除以16 (76.8MHz)。

此致、

Jim

你好、Jim！

在 DAC3482EVM 的 CDCE62005中、OSR 不能降低至4.8MHz。
这是否意味着无法在 DAC3482EVM 中检查76.8MHz 的 Fdata 速率？

我将在我们公司制作的板上检查它。
感谢您的回复。

此致

Jong-min、

实际上、OTR 可以是2.4MHz。 4.8MHz 是最大值、但 OSTR 的计算公式表明、根据数据表、它可以除以任何整数"n"。 您是否在双同步源模式下使用 DAC？

Jim

Jong-min、

我让它工作了。 请尝试附加文件中的示例。

此致、

Jim

e2e.ti.com/.../DAC3484_5F00_16X_5F00_1228.8M.pptx

你好、Jim！

非常感谢您发送此类内容。
我设置相同的值、但输出不正常。

唯一的区别是 DAC3484、DAC3482和 TSW1400源。
TSW1400源您能否发送您所做的设置和 DAC3482EVM 寄存器值？

我将附上我的结果。

注意事项。

e2e.ti.com/.../DAC3482_5F00_76.8MHz.pptx

Jong-min、

导入的文件可能存在问题。 请使用多音调发生 器并创建20MHz 音调、然后查看是否可以按照我发送的说明从该模式获得有效输出。 获得有效输出后、我们可以专注于您尝试使用的图形发生器文件。 按照我发送的说明进行操作、如图所示。 将 GUI 设置为使用 DAC3484、而不是 DAC3482。 如果您不这样做、可能会出现问题。 加载我在 DAC3484文件夹中调用的确切配置文件。

此致、

Jim   

Jim

结果与您的结果不同。
我将附加该文件。

感谢您的快速回复

注意事项

e2e.ti.com/.../DAC3482_5F00_76.8MHz_5F00_2.pptx

在 HSDC Pro GUI 中、将音调选择设置为"复杂"、将音调数设置为"1"、然后为器件选择"DAC3484"、而不是"DAC3482"。  

你好、Jim

正如您所说、我在 HSDC Pro GUI 中将其设置为 DAC3484、并获得了如下所需的结果。 我有几个问题。

1.我正在使用 DAC3482、使用 DAC3484EVM 中保存的寄存器值是否有问题？

2.不重要、但在 HSDC Pro GUI 中设置 DAC3482是否存在任何问题？

在使用 DAC3482制造的电路板中、会发生 dacclk_Gone 警报。 在时钟源中、精确输入了1.2288GHz。

(即使清除了 dacclk 警报，也不会清除它。)  我应该检查什么？

注意事项。

您可以使用保存的 DAC3484寄存器值。 我自己使用 DAC3482进行测试。  

对于 dacclk_alarm、您是否在 GUI 的某个位置看到过这种情况？ 我找不到这个。

是的、您需要向电路板输入1228.8MHz。 请使用随附的照片验证您的连接和跳线位置。

有一些误解。 dacclk 警报不是来自 EVM 板、而是来自我自己制作的板。

无论如何、我在 EVM 板上设置上述内容并检查正常输出条件下的时钟。
数据通信频率为153.6MHz、ostr 为9.6MHz。 是这样吗？

我认为、如果 Fdata 速率为76.8MHz、数据通信速率为38.4MHz、ostr 为4.8MHz。

请设置 FIFO 输入同步、FIFO 输出同步、数据格式器同步和时钟分频器同步源、以使用帧输入信号、而不是 OSTR。 您的 FPGA 应将该信号以及数据和数据时钟发送到 DAC。

数据速率为76.8M、数据时钟应为38.4MHz、而不是153.6MHz、因为这是 DDR 接口、帧时钟应为  

 fsync = fDATACLK/(n x 16)、其中 n = 1、2、…

此致、

Jim

要与帧信号同步、我是否可以在不使用同步、奇偶校验和振幅引脚的情况下仅控制帧引脚？

我正在从 FPGA 的电路板向 DAC 发送数据通信(38.4MHz)和帧(2.4MHz)、但没有任何结果。

您可以检查 DAC 寄存器吗？  (只读)

注意事项。

e2e.ti.com/.../dac3482_5F00_reg.txt

Jong、

您不需要同步、奇偶校验或 Ostr 即可获取输出。

您有几个寄存器设置不正确。 请参阅随附的文件。 一个关键 onee2e.ti.com/.../dac3482_5F00_reg-new.txt 地址为0x10。 数据表中提到您必须将位13和12设置为"1"才能确保器件正常运行。 对于某些未知原因、默认值为"0"。 我可以看到用户可能会错过这个。 我已在我的设置中尝试此文件、一切都正常。   

此致、

Jim

吉姆！

我设置修改后的寄存器值、但没有输出。

我想问题是寄存器0x05 (位10) alarm_dacclk_goes 变为高电平。 即使寄存器0x05被复位、alarm_dacclk_none 仍然为高电平。

您认为什么会导致 alarm_dacclk_one 变为高电平？

注意事项

Jong、

似乎 DAC 没有从 CDCE62005获取时钟。 确保在 J9处有一个输入时钟。确保在 CDCE62005控制选项卡上启用了 Y2。 我建议探测 R15以验证时钟是否存在。 该电阻器应靠近 DAC 的时钟输入引脚。

您还可以转到 CDCE62005控制选项卡、启用 Y4、设置分频器、并验证 SMA J10上是否有时钟。  

如果一切正常、请返回到您的原始配置文件、查看您是否仍然收到此警报。

此致、

Jim

你好、Jim

修复 dacclk_mone 问题需要一段时间。

如果我将数据速率设置为76.8MHz、在图51中、"AMPLE0"是76.8MHz 速率、I0和 Q0也是76.8MHz 速率、因此 D[15：0] P/N 是153.6MHz、对吧？

对此，

Jong-min、

DATACLK 是数据速率的1/2。 因此、如果您的 D[15：0]输入以153.6MHz 的频率进行切换、则 DATACLK 应为76.8Msps。

此致、

Jim  

Jim

为了使用插值16x 来使用1.2288GSPS 的采样率、如上一张图片所示、是否应将 D[15：0]输入设置为153.6MHz？ 还是应该将 D[15：0]设置为76.8MHz？

注意事项

DATACLK 应以76.8MHz 运行、这将导致 DDR 数据速率为153.6MHz。

Jong-min、

将地址0x20设置为0x2201。 当前您已将此地址设置为0x0000。

此致、

Jim

Jim。

即使0x20设置为0x2201、也是如此。
感谢您的快速回复。

注意事项。

您的测试结果显示了几个不同的内插图。 您的应用需要哪一个？问题是什么？ 我无法通过数据进行判断。

在测试中、当您更改插值因子时、您是否还更改了 DATACLK 或数据速率？

Fdata 为76.8MHz、fDAC 固定为1.2288GHz、当内插改变时、时钟不会改变。 我们简单地更改了寄存器0x00中的位[11：8]。

如果寄存器值发生变化、我应该如何应用它？ 例如、激活更新寄存器。

Jong-min、

DAC 数据速率= DAC 采样时钟/内插。 如果更改内插值、则必须更改 DAC 采样率或 DAC 数据速率。

此致、

Jim   

Jim

我通过发送多个内插输出使您感到困惑。
在 EVM 板上检查时、我希望 FC 19.2MHz 上只有一个输出信号。 但是、您可以看到、在19.2MHz 间隔下有7个。

在设置 dac3482中的寄存器值时、在启动和进行中时、寄存器设置是否不同？

注意事项

按照我发送的步骤、我看不到您收到的杂散(请参阅随附的)。 请确保始终以系统管理员身份运行 GUI。 否则、可能会出现一些问题。

e2e.ti.com/.../19.2MHZ_5F00_tone_5F00_1228.8MHZ_5F00_Fs_5F00_16x_5F00_int.WMF

Jim

使用 EVM 板进行测试时没有问题。 当然、我还以系统管理员的身份运行 GUI。

我有几个问题。

使用 EVM 板进行测试时、我使用 DAC3484对其进行了测试。
在 TSW1400EVM 中、寄存器值被设定并被应用为 DAC3484。

DAC3482应用于我实际设计的电路板。
是否可以将 DAC3484中设置的寄存器值按原样应用到 DAC3482？

2.您是否无法通过设置 EVM 板上的 DAC3482来检查输出？

注意事项

Jong-min、

GUI 执行配置文件中的所有写入操作时、似乎存在问题。 我看到的杂散与加载配置文件时的杂散相同。 如果我在加载配置文件后在 GUI 上发出任何命令、或在配置文件中执行一个额外的读取命令、则数据会正确加载、杂散会消失。 尝试添加了额外读取命令的附加配置文件。 这是使用 DAC3482EVM 进行的测试、输出正常。

此致、

Jim

e2e.ti.com/.../DAC3482_5F00_FDAC_5F00_1228p8MHz_5F00_16xint.txt 

Jim

地址0x1E 和0x1F 的配置值是否等于0x1111和0x8882？
似乎需要修改才能使用帧同步。

注意事项

Jong-min、

这些值是正确的。 我没有使用 NCO 或混频器、因此高字节无关。 地址0x1E 没有帧同步选项。

对于帧同步、地址0x1F 的位4必须设置为"1"、位3：2必须设置为"0"、0x8882也是如此。

控制帧同步的另一个寄存器为0x20。

此致、

Jim

Jim

要使位4为"1"、它必须为"1"、而不是"8"。
bit 15~bit12/bit11~bit8/bit7~bit4/bit3~bit0

注意事项

我的错误。 你是对的。 但位4用于 NCO 同步选择、我没有使用 NCO、因此除非您计划使用 NCO、否则此设置无关紧要。

如果您使用的是 NCO、将0x8812应用于0x1F 是否正确？