[参考译文] DAC38J82：DAC PLL 的问题有时会失锁

Evgeniy、

我无法理解您发送的文件格式。 您能否按如下格式设置：

0x00 0x00  、其中第一个值是地址、第二个值是数据。

或者解释您的格式。

 PLL 使用的参考时钟频率和振幅是多少？ 这是干净的来源吗？

此致、

Jim

Jim、

以下是一个格式符合您要求的文件：

e2e.ti.com/.../5736.DAC_5F00_BAD.txt

e2e.ti.com/.../7183.DAC_5F00_GOOD.txt

作为参考时钟、我们使用 LMK04828、如果需要、我可以发送寄存器配置。 频率为140MHz、振幅未测量。

Evgeniy、

您能否发送一份原理图来显示 LMK 如何连接到 DAC？ LMK 的该时钟输出的格式是什么？

查看您的文件后、您似乎以4GHz VCO 为目标并将其锁定在4480MHz、对吧？ 与您的设置和我们的 GUI 使用的设置不同的一个设置是锁定检测参数。 您是否曾尝试通过在地址0x31中的位15：13使用010来增大此值？

4480Mhz 接近两个 VCO 范围的边缘、因此您可能还需要尝试5GHz VCO 以查看其是否更稳定。

此致、

Jim

Jim、

是的、我们使用4GHz VCO 并在4480MHz 时锁定。 否、我们尚未尝试增加锁定检测窗口。

感谢您的建议、我们将尝试更改锁定检测窗口的大小并使用5GHz VCO。

下面是 LMK 和 DAC 电路的原理图、时钟输出为 LVPECL 格式：

Evgeniy、

如果您的原理图如图所示、请尝试使用 LCPECL 模式从 LMK 获取 SYSREF 时钟输出、正如您复制 TI EVM 上使用的时所示。 对于该电阻器网络并 使用 LCPECL 模式、DAC 的共模电压将针对该输入正确。  

此致、

Jim

Jim、

感谢您的建议、我们将尝试。

Jim、

我们尝试使用5GHz VCO 和内嵌锁定检测窗口。 附件中的日志文件。

e2e.ti.com/.../DAC_5F00_VCO_5F00_lockwindow_5F00_change.txt

Evgeniy、

此测试的结果是什么？ 你没有提到任何东西。

此致、

Jim

Jim、

很抱歉、我稍后会得到结果。 我需要一些时间来批评它。

Jim、

请原谅我长时间没有回答。

当我们使用方案1时没有问题。 PLL DAC 和 JESD 运行良好、环路滤波器电压为100 (0x31位2：0)。 请参阅日志文件“7183.DAC_Good．txt”

但是当我们使用 N5173等外部信号发生器(请参阅方案2)时，我们得到 PLL DAC 误差-环路滤波器电压变为011。 请参阅日志“5736.DAC_BAD.txt”

当我们在这两种情况下设置5GHz VCO 环路滤波器电压=000时。 请参阅日志“DAC_VCO_lockwindow_change.txt”。

更改锁定检测窗口无效。

Evgeniy、

在 C1和 C2的输出端进行相位噪声测量、并查看它们的比较情况。 我猜您在方案2中会遇到很多抖动、PLL 无法锁定到该噪声基准。 两个时钟的振幅是否相同？

此致、

Jim

Jim、

是的、振幅是相同的。

C1的屏幕截图输出

C2的屏幕截图输出(用作时钟发生器的 R&S RTO2064 + RTO B6选项)：

Jim、

非常感谢你的帮助。

Jim、

在哪里可以找到 LMK04828+DAC38J82时钟系统的相位噪声计算方法？

或者您能给我一些建议吗？