[参考译文] DAC38J84：在 DAC 内不使用 PLL。 高速时出现问题。 同步以高数据速率切换

您好！

[引用 user="pavan kumar8">现在 SERDES_Clock 的值是什么？？ JESD 时钟、DAC 时钟和串行器/解串器时钟之间的区别是什么？[/引述]

您可以使用 DAC38J84 EVM GUI 配置这些时钟。 这些时钟用于为器件内部的串行器/解串器块和 JESD204 IP 计时

[引用 user="pavan kumar8"]此问题是否是由于绕过 DAC PLL 而导致的？

不可以、这完全是由于 JESD204链路造成的。 您需要检查 JESD204 IP 错误并独立解决问题。

[引用 user="pavan kumar8"]

我使用 的是 LMK04826。 最大输出频率为2500MHz。 我正在使用 上限频率2500 MHz。 有任何问题吗？

DAC PLL 的用途是什么？

[/报价]

您将需要检查 LMK04826的驱动强度。 您可能需要使用 LMK04828。 有关 LMK04828的其他问题、请在时钟论坛上发帖

DAC PLL 允许您使用成本更低的时钟器件、并利用内部 DAC PLL 创建采样时钟。 由于您使用的是 LMK04828、因此您无需担心这一点。

－Kang

您好！

如果您的输入是真实的独立信号、那么是的、这是正确的行为。 如果您注入复杂的 I/Q 信号、那么它应该是单边带

2. FIR 滤波器与上采样配合使用以完成内插。 由于 DAC 输出谐波需要模拟滤波(即抗混叠滤波器)、因此它不会滤除 DAC 输出端的高阶谐波

这两个时钟并不完全相关。 根据串行器/解串器的速度、您的 JESD 时钟可能为312.5、具有不同的串行器/解串器时钟

使用 DAC38J84 GUI 确定设置

－Kang

Pavan、

请参阅下面的示例配置、了解可从 GUI 生成的配置。 它以全速率为例。 然后、您可以使用全速率来查看串行器/解串器 PLL 以1倍的串行器/解串器速率运行。