请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J66 您好！
我们目前正在进行默认4421模式8配置下的 ads54j66。最初、我们尝试在 IC 和 FPGA 之间建立链路、以便从 ADC 发送测试模式(计数器数据)。
配置为；
时钟(LMK04826B)； ADC 时钟：312.5MHz 参考频率：4.88MHz 模式：4421模式8 (未抽取)
上述配置在 ADS54J66 EVM 板和 定制板上进行了仿真。 结果如下所示
图1：评估板
2：定制板
对于两种电路板 LMK 配置、ADC 配置和 FPGA 配置是相同的。
问题：
a) 如第二幅图像所示、计数器数据不正确为什么？ 当我们将 ADC 配置为 全零测试模式、全一测试模式和自定义模式时，两个板的输出是相同的。
b)有时计数器数据重复3个时钟周期、有时会递增、依此类推。由于行为是随机的、我们无法得出结论。 那么、哪些寄存器可帮助我们调试该问题？
谢谢你
