[参考译文] DAC39J84：DAC39J84 4421配置问题

您好、由于某种原因、具有配置设置的图像无法正确加载。 在这里。 我忘了说但我认为很明显的是、DACCLK 和 SYSREF 从一开始就存在。

Javier、

您可以在未使用的通道上保留发送逗号字符。 DAC 将忽略这些。 验证 DAC 是否获得有效时钟的更简单方法是在仅 NCO 模式下操作器件。  

此致、

Jim

e2e.ti.com/.../1325.DAC38RF82_5F00_NCO_5F00_CW.pptx

您好、Jim、

您发送给我的配置似乎工作正常、我们可以在输出端看到信号。

这有点偏离主题、但我们看到、每当样本更新/更改时、DAC 会自省过冲/下冲、因此信号看起来很差。 它可以轻松滤除、但我认为 DAC 应该运行。 该电路板使用 DAC39j84数据表(第77页)中图示的输出电路以及迷你电路中的 TC1-1-13M+平衡-非平衡变压器。

我怀疑某种阻抗不匹配会导致这种影响、但我可以使用您的建议。

此致

Javier、

 FPGA 是否可能出现数据样本不按顺序的情况？ 请参阅随附的文件、了解我认为您使用我的设置发送到 DAC 的数据。

此致、

Jim

您好、Jim、

您能详细介绍一下吗？ 也许我在这里错过了一些东西...

数据从基于 FPGA 的16b NCO (生成的 IP)馈送。 我们对样本进行字节交换、因为首先发送442 MSB。 我看不到数据出现故障的方式(在442模式下、每个通道馈入 DAC)。 最重要的是、我们在841模式下看到了相同的行为。

谢谢

Javier、

每个通道都向转换器发送数据。 如果样本是2、1、4、3、6、5… 而不是1、2、3、4、5、6、... 你会看到我认为你观察到的内容。

此致、

Jim

您好、Jim、

我已经使用信号抽头分析了样本、将它们移动到 Excel、绘制它们、它们显示了一个漂亮干净的正弦波。

另一方面、如果您看一下我给您的第一张图片、扰动正好在 fs。 如果未按您的建议订购样片、则扰动至少将是采样频率的两倍。

您可以在水平除法中对峰值进行计数、它们通常为5 max 和5 min、每水平除法(10ns)运行5个样本、频率为500MSps。

谢谢

Javier、

我假设这是一个定制板。 您能否向我们发送原理图？ 您能否还解释您发送的最后两个示波器屏幕截图。 不确定第二个屏幕截图显示的内容。

您能否尝试仅使用 DAC 内部 NCO 生成与 FPGA 数据相同频率的音调、并查看此输出与 FPGA 数据的比较情况？ 这应该告诉我们它是否是电路板问题。

此致、

Jim

您好、Jim、

是的、这是一个定制板。 它是来自 Vadatech (交流耦合输出)的 FMC231。 遗憾的是、我没有原理图、只是时钟网络的一个非常简单的方框图。 我发送的图像如下所示：

第一幅图像是使用基于 IP 的 NCO 的 FPGA 的20MHz 正弦波。 示波器显示了在442模式下工作的两个 DAC 通道、具有500MSps (x2插值)。

第二个图像相同、但其中一个输出(黄色)已使用外部射频低通滤波器进行滤波。 该图还显示了 FFT 图、但我认为它不相关。 FFT 显示20MHz 峰值、具有两个音调、频率为500+/-20MHz。 我个人认为这是一种神器、而不是真正的混合。

我将尝试仅 NCO 模式。 DAC39J84能否在没有输入信号的情况下工作？ 我已经查看了数据表、它仅用于混合 NCO、因此我将在 DAC 中驱动一个恒定值、因此 NCO 与不同于0的值混合。 否则请告诉我。

谢谢您的帮助！

您好、Jim、

我们测试了仅 NCO 模式(微调 NCO 和 SIFDAC 值)、但仍然显示相同的行为...

谢谢

Javier、

随附了使用 NCO 和 FPGA 生成20MHz 输出的 EVM 图。 如果您看不到这一点、我认为您使用的 DAC 输出电路存在问题。

您需要确保 IOUTP/N 引脚上的电压不超过0.6V 的最大合规电压、并且满量程输出电流不超过30mA、否则您将看到信号失真增加。 您将 Rbias 电阻器用作什么值？ 这连接在引脚 G10和 GND 之间。

此致、

Jim

e2e.ti.com/.../20MHz-NCO-and-FPGA-Outputs.pptx

您好、Jim、

我仍然感到惊讶的是、您的输出存在一些失真。 不像我那么差 我以前在 Abaco 系统 FMC144和 FMC120上使用相同的芯片组、我不记得有这些问题。

我们向电路板制造商发出了支持请求、以查看我们是否能够找出问题所在。

非常感谢您持续快速的支持。 非常感谢！

此致