[参考译文] DAC8554：TUE 解释

您好 Isabelle、

感谢您的查询。 我很期待这件事。 我明天会回来。

此致、
Uttam Sahu
精密 DAC 应用工程师

感谢 DACS 公爵的评论。  

我正在再次运行同一测试、这次会记录测量期间的所有基准电压、并今天向您提供结果。

对于 TUE 计算、我提到了这个 e2e 帖子中讨论的计算： 其中"0.9718% FSR maximum"是 DAC8554的结论。

当我可以简单地使用范围(=max 个输出- min 个输出)时、我选择了方差作为通道间指示器。 范围是我们通常用于输出精度和稳定性生产测试的范围。 到目前为止、这是我尝试验证输出是否确实处于 FSR 的0.9718%之内的方法。

Isabelle

Isabelle、

谢谢。

该帖子具有我在那里提到的正确计算。 对于您的测试、如果您在室内进行操作、我们通常应考虑我提到的典型规格。

让我们看看您的下一轮测量、然后从那里开始。

谢谢。

以下是第一个表中的新测量值：

第二个表是标题中的"标准化为 Vref"的值、公式。

第三个表只是与数字一起播放：它是第二个表值与 76.2951094834821 =(50,000/65535)* 100之间的差异

请注意、8个电路板与我在第一篇文章中的初始测试相同、但我们有一个调整 Vref 以匹配 DAC 输出以满足我们的应用需求的 Trigot。 因此、DAC 输出的失调电压并不是很重要、因为它可以通过调整 Vref 进行调节。 只有通道间的变化才是一个问题。  

谢谢

Isabelle

您好 Isabelle、

我对拖延答复表示歉意。 实际性能在很多情况下取决于实际电路和测量值。 请提供有关如何进行测量的详细信息吗？ 如有可能、请分享原理图。

此致、
Uttam

我使用一个4 1/2位精密万用表来测量(BK 精密2831E 型)、并使用两个单独的细探针来测量信号和接地。 它们具有相同的长度(约12英寸)。

我将直接从 IC 引脚测量 DAC 输出电压：

感谢您的帮助、Uttam。

Isabelle

您好！

考虑到 Uttam 的时区差异、再次"标记"。

[引用 USER="Isabelle Guitard">请注意、8个板与我在第一篇帖子中的初始测试相同、但我们有一个调整 Vref 的 Trigot、以使 DAC 输出符合我们的应用需求。 因此、DAC 输出的失调电压并不是很重要、因为它可以通过调整 Vref 进行调节。 只有通道间的变化才是一个问题。  [/报价]

在进行这组最近的测量之前、是否应用了此修整程序？ 如果是、您能更详细地描述确切的修整过程吗？

是的、最近的一组测量发生在 Trigot 程序之后。

VREF 来自 该 LDO 、TrimPOT 是该 LDO 输出引脚上分压器的一部分、可将其设置为 大约1.25V。  

DAC 输出通常连接到放大级(基于运算放大器)、"TrimPOT 过程"包括调节 Vref 以匹配放大后所需的输出。

然而、当进行最后一组测量时、DAC 输出引脚悬空(与运算放大器电路断开)、因此我不相信运算放大器会产生影响。

Isabelle

Isabelle、

还有几个细化问题、以确保我们完全理解这一点。

最后、您在表中显示的测量 VREF 值是否是进行 VOUT 测量时的实际 VREF 值？ 或者、VREF 是否在两次测量之间进行了一些调整？

在这种情况下、当 DAC 输出悬空、未连接到放大器时、如何执行 TrimPOT 程序？ 输出端进行测量？ Trimpot 测量结果是什么样的？ 在单个代码上进行测量？ 最佳拟合的两个代码行？ 测量中应用的任何计算结果是否会得出合适的 VREF？

我希望这一详细程序能够澄清您的所有问题：

8个板中每个板的分步过程 (适用于我发送的最后一个测量)：

1、向所有4个输出发送32、767个输出

2.在监控4个放大的输出电压的同时调整三电位计、直到它们全部4个都适合可接受的电压窗口(4.9V - 5.1V 是我在本例中使用的窗口、 但是、我正在进行分析以确定此窗口的范围、因此我的第一篇文章询问了如何解读 TUE、以便我更好地了解 DAC8554的预期性能)

3、切勿再次触碰此板上的电位计

4.断开运算放大器级与 DAC 输出的连接

5、向所有4个输出发送50、000并测量 DAC 输出引脚上的电压

Isabelle

Isabelle、

感谢您的耐心、并向我们解释了所有这些内容。 这有助于使整个画面更加清晰。

我仍想澄清的前几个问题之一，虽然我认为我知道答案，但它仍然是一个重要的细节，即何时按这个顺序衡量参考。 我会假设与步骤5并行？ 在电路的稍后阶段执行一些校准可能会解释为什么当我们查看 DAC 本身时、情况会有点奇怪、 但我的主要问题是、基准：VOUT 误差计算对于如此多的通道而言会如此糟糕、因为我们所关注的只是 DAC 子电路精度关系。

我要讨论的另一个问题是、通常情况下、对于 DAC 来说、增益误差(和基准误差)源通常决定着系统精度。 基准误差在本质上直接转换为绝对值的增益误差、但在与基准标准化的计算中当然不会。 在增益误差校准中、通常会执行两点最佳拟合测量线、以便正确校准增益误差、而不是单点测量。 如果您进行单点测量、偏移误差的影响可能会"混叠"到增益校准中。

针对您的问题"到目前为止"-就 DAC 数据表而言、您基本上可以将规格表视为定义任何给定通道的性能。 您不能将通道之间的任何相互关系假设得非常相同、因为您不会假设两个单独的器件之间存在任何关系。 因此、在进行 TUE 计算后、您可以假设另一个通道可能具有完全相反的误差极性、但这种情况可能存在、也可能不存在。