[参考译文] ADC12J2700：FPGA JESD204B 同步错误状态

admin

Other Parts Discussed in Thread: ADC12J2700, LMK04828, TPS74901

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1220191/adc12j2700-fpga-jesd204b-sync-error-condition

器件型号：ADC12J2700
主题中讨论的其他器件： LMK04828、 TPS74901

大家好。

ADC：ADC12J2700

时钟：LMK04828.

FPGA : KINTEX UlteraSCALE

它具有上述配置、正在使用 Xilinx FPGA JESD204B IP。
在使用 FPGA ILA 检查 JESD204B 的 SYNC 信号时、有时会发生故障。

发生 SYNC 信号故障的条件是什么？

2. ADC 环境温度的变化是否会导致 SYNC 信号下降？

请提供帮助。谢谢你。

2 年多前

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

如果 ADC 的功率受到干扰或 ADC 的时钟受到干扰、同步信号将处于低电平并断开链路。另一个原因是信号完整性问题。您能否将采样频率降低一半、然后看看您是否仍然看到问题？

此致、

Neeraj

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！
感谢您的回答。

使用 TPS74901 LDO 配置 ADC 电源。对此、我们满怀信心地认为它是稳定的。

将频率减半的实验尚未确认。

另一个问题是、在 LMK04828中设置 SYSREF LVDS
在 ADC12J2700前面施加100 Ω 端接电阻可解决同步故障。
在这种情况下、我可以知道原因吗？

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好

您能否确认在何处添加100欧姆电阻器？它是否以差分方式添加在 ADC 的 SYSREF 输入的正负引脚上？

此致、

Neeraj

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

안녕 μ A

아래 그림과 같이 R1 저항을 추가하는 작업입니다。

R1을 제거하면 SYNC FAULT가 트리거됩니다。

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好

如下图所示、这是添加 R1电阻器的操作。

移除 R1会触发 SYNC 故障。

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好

如下图所示、这是添加 R1电阻器的操作。

移除 R1会触发 SYNC 故障。

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

如果使用 LVDS 输出选项、则需要在 LMK04828输出端使用一个电阻器。 ADC 的 sysref p 和 n 引脚之间存在100欧姆的差分、因此我认为最好的选择是使用540欧姆而不是100欧姆。

Regars、

Neeraj

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好

感谢您的回答。

我要按照你告诉我的方式应用它之后再尝试它。

我还有一个问题。
查看 ADC12J400EVM-SCH_A0原理图、可以看到传递到 FPGA 的 LVDS 信号在 LMK04828的输出端没有560Ω Ω。

当 LMK04828寄存器值设置为 LVDS 时：移除560Ω μ DMA
当 LMK04828寄存器值设置为 HSDS 时：应用560Ω μ s
以上是否正确？

Regars、

Sungdae.

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Sungdae：

您能否将有关 LMK04828的问题发布到时钟团队论坛、并查看 LVDS 驱动器输出需要哪种终端？

此致、

Neeraj

0 admin 2 年多前

TI__Guru**** 2383040 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好

感谢您的回答。

在报告和审查数据表修订版2015时、没有相关内容、但在查看最新的2020年数据表时、确认有相关内容。
谢谢你

Regars、

Sungdae.

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC12J2700：FPGA JESD204B 同步错误状态