[参考译文] TX7516：LVDS SPI 模式差分输入的输入端接电阻设置

Stefan、您好、

感谢您与我们取得联系、并对响应延迟表示遗憾。

是的、回答正确。 如果您使用相同的缓冲区(在 FPGA 中)驱动多个器件而不使用额外的扇出缓冲器、则不同的端接设置将很有用。

谢谢。此致、

萨维扬

尊敬的 Savyan：
感谢您的反馈。
您是否有关于如何将4个 SCLK LVDS 接收缓冲器连接到单个驱动器缓冲器的详细信息？
在所描述的场景中、我并行使用4个400Ω 端接电阻器、默认情况下在启动时、任何标准都未涵盖这一点。
根据我的经验、我会说： 以相同的分支长度将差分对连接到接收缓冲器。  
关于其他端接要求、为了优化此配置、您是否需要考虑其他事项？

此致

斯特凡

Stefan、您好、

请参阅以下有关 LVDS 信号的应用手册。 有关多点/多点 LVDS 的部分涵盖了涉及多个接收器的情况。 其中还包含在此方案中需要遵循的设计注意事项。

https://www.ti.com/lit/ug/snla187/snla187.pdf?ts = 1690775986067&ref_url=https%253A%252F%252Fwww.google.com%252F

谢谢。此致、

萨维扬

尊敬的 Savyan：  
我不知道该怎么办才好。"
感谢您参考 LVDS 信令文档、我阅读了多站/多点部分、它准确描述了我的应用的首选情况、1个 TX 器件(FPGA)和4个 Rx 器件(tx7516)。 我还不清楚有一件事、在 TX7516器件复位后、  每个 SCLK 接收缓冲器的默认端接电阻为400Ω。 它与在靠近最后一个 Rx 器件的差分对末端仅使用100Ω 单个端接电阻器的多点/多点部分有何兼容性。 我是否可以并联4个 SCLK 缓冲器、从而也导致100Ω 终端？   

此致。