您好！
我们在定制电路板上的双通道模式下使用 ADC12DJ3200、频率为 fs/2-fin 时存在杂散。
它似乎与因交错而导致的不匹配有关。
0x310...0x315处存在用于修整 ADC 的寄存器。 我基本上更改了寄存器值、但在输出端没有发生任何变化。 这是可行的吗？
更改这些寄存器的正确顺序是什么？ 我们是否必须在 LVDS_EN 之前更改它们？
此外、我们是否还需要在初始化后定期 TRIG 校准以进行背景/前景校准？
此致、
穆斯塔法
Eric、您好！
我们已经记录了16个不同的2048个采样点连续 FFT 图(使用周动脉粥样硬化方法)。 我已添加到 FFT 图中。
其中一个是使用默认的出厂编程 ADC 修整值(0x102=0x68、0x112=0x80、0x314=0xA0、0x315=0x80)获得的
另一个值是使用我们通过 trial (0x102=0xFF、0x112=0x00、0x314=0xA0、0x315=0x80)获得的不同值获得的。
从图中可以看出、出厂编程值的结果会更差。 另外,我们偶然地看到了一些奇怪的东西。 当我们对 PLL 进行多次编程时、对于其中一些、我们有上面给出的值的数据表结果(非出厂设置)。 我们认为还有一种现象、其中 PLL 相位或 ADC 内部的某个器件会导致交错杂散产生不良结果。 似乎我们可以承受重新编程的修整值、但不确定在每个 PLL 编程中是否具有良好的结果。 下图是具有相同修整值的不良结果。 (0x102=0xFF、0x112=0x00、0x314=0xA0、0x315=0x80)。
您可能会告诉我们的任何建议。 也可以检查内部时钟(相位或任何其他东西)的运行状况。
此致、
