[参考译文] ADC12DJ3200：交错杂散和 SFDR

您好！

我注意到器件型号 错误、我的问题与 ADC12DL3200有关、但这两个器件交错使用 ADC、因此这两个器件似乎都存在同样的问题。

此致、

穆斯塔法

Mustafa、您好、

您能告诉我、我们提供了一些典型规格的采样频率和输入频率、我想 看看您与这些规格之间有多远。

如果您可以的话、直到本周结束、我将检查更改每个 ADC 内核的时序修整值的确切过程、不过、这些值已在生产时进行修整、以获得最佳性能。  

对于前台校准、您需要在每次校准 ADC 时触发它、并等待它完成。 对于后台校准、ADC 在不中断数据的情况下连续运行。 有关校准的更多详细信息、请参阅数据表的第7.4.7节。

此致！

埃里克

Eric、您好！

我附上了两个通道的347MHz 和997MHz 输出频率结果。 采样频率为3200MHz。

文本文件包含原始 ADC 数据、PNG 文件包含 FFT 光谱图像。

所有测量中都使用的背景校准。

此致、

穆斯塔法

e2e.ti.com/.../ADC12DL3200_5F00_results.rar

Mustafa、您好、

感谢您分享这些图表。 对于347和997MHz 输入、它看起来有点高、但仍在小于-56dBFS 的最大规格范围内、但不在~μ A - 73dBFS 的典型规格范围内。

我想检查的一点是捕获信号的相干 FFT、这样我们就不会看到任何这种频谱模糊、这将使我们更准确地了解信号具体发生的情况。

此外、如果您想调整已修整的寄存器、可以使用前面提到的寄存器。 请务必注意、仅在前台校准模式下允许进行手动修整。 也就是说、这些修整寄存器已针对最高性能进行了修整、因此您可以对其进行调整、但您可能会看到其他规格的性能下降、因此我们通常不建议这样做。

此致！

埃里克

Eric、您好！

我们已经记录了16个不同的2048个采样点连续 FFT 图(使用周动脉粥样硬化方法)。 我已添加到 FFT 图中。

其中一个是使用默认的出厂编程 ADC 修整值(0x102=0x68、0x112=0x80、0x314=0xA0、0x315=0x80)获得的

另一个值是使用我们通过 trial (0x102=0xFF、0x112=0x00、0x314=0xA0、0x315=0x80)获得的不同值获得的。

从图中可以看出、出厂编程值的结果会更差。 另外,我们偶然地看到了一些奇怪的东西。 当我们对 PLL 进行多次编程时、对于其中一些、我们有上面给出的值的数据表结果(非出厂设置)。 我们认为还有一种现象、其中 PLL 相位或 ADC 内部的某个器件会导致交错杂散产生不良结果。 似乎我们可以承受重新编程的修整值、但不确定在每个 PLL 编程中是否具有良好的结果。 下图是具有相同修整值的不良结果。  (0x102=0xFF、0x112=0x00、0x314=0xA0、0x315=0x80)。

您可能会告诉我们的任何建议。 也可以检查内部时钟(相位或任何其他东西)的运行状况。  

此致、