[参考译文] ADS8332：使用 SSCLK 作为时钟的自动采样时序图

尊敬的 David：

能否详细说明需要测量多少个器件和通道？ 您需要循环使用所有通道还是从单个通道捕获连续数据？ 这将帮助我推荐最佳的转换模式和通道部分模式。

在自动触发模式下、可以在 EOC 引脚变为低电平后从器件读取数据。 只需将/CS 置为低电平以启用接口并启动 MSB、并发送读取所有16个数据位加上3个标签位(如果启用)所需的最少 SCLK 数量。  当使用 SCLK 生成 CCLK 时、读取 ADS8332转换数据所需的 SCLK 周期本身会多于所需的 SCLK 周期。 当/CS 返回高电平时、SDO 将继续输出零、直到帧结束。

此致、

瑞安

只是为了补充我之前的帖子-图43显示了采样期间读取转换结果与转换期间读取转换结果的比较。 如果在转换时间(EOC = LOW)期间读取数据、则结果将与前一个样本相对应、这意味着将存在一个单周期延迟。 如果在采样时间(EOC = HIGH)期间读取数据、则结果将与最近的采样相对应、从而最大限度地提高您的整体吞吐量。

此致、

瑞安

我将仅读取1个通道- 300Ksps

配置设置：

   自动触发模式并选择通道和标签模式关闭

读取操作 将：

  300Ksps * 21 * 2 = 12.6 MHz SCL 时钟持续进行、同时在上升 沿进行以下操作-

1) 1)等待 EOC = 1

2) 2) CS = 0

3) 16个 SCLK：
  从 SDO 读取 MSB-LSB   
  到   SDI 写入0xD000

4) 4) CS = 1
  环路到步骤 1

转换 需要21个 CCLK -因此即42个 SCLK

第1步、预计需要大约24个 SCLK

第2步中的另一个 SCLK

第3步中的16个 SCLK、第4步中的最后一个 SCLK

步骤1 +步骤2 +步骤3 +步骤4 = 24 + 1 + 16 + 1 = 42 SCLK

明白了吗？

谢谢！

大卫。

第13页数据表中的图2：

CONVERT 为"1"-我是否需要在自动模式下驱动它？

图中显示 SCLK -但是21个转换时钟箭头指的是 CCLK？

您能否 解释一下这张图？

感谢您的所有说明！
我还有一个我无法从数据表中解决的问题。

在用于转换的21个 CCLK 中- EOC 在3 (= 21-18)或5 (= 21-16)中处于活动状态？

谢谢你。

大卫。

尊敬的 David：  

如果您全速运行并且启用了标签位、那么我认为您是正确的。 但一些决定 EOC 变为高电平多长时间的依赖项不是 CCLK 的功能、而是根据设计固定的设置和保持时间(即 t (H2)"EOC 高电平至/CS 低电平"是20ns 最小规格)。 此外、如果您没有读取标签位、那么您可以更快地将/CS 返回为高电平、并在下一次转换之前使 EOC 保持低电平更长时间。

此致、

瑞安

我不打算使用标签位-查看我的  CFR SDI 位= 0xE07D...
这意味着 每次转换可以获得少于21个 CCLK 的数量？

在"300Ksps * 21 * 2 = 12.6 MHz SCL 时钟"下为20ns 、单个状态下约为80ns -不太接近...  
正如我所看到的、状态机不能违反时序-您同意吗？