您好！
当使用 JMODE1 (2个链路、16个通道)与 JESD204B 进行通信时、两个 JESD204 PHY IP 的 Rx_START_OF_FRAME 值异相。 这是合理的猜测吗？
GBTCLK0和 GBTCLK1异相
两个链路(DA、DB)的帧时序似乎不同步。
GBTCLK0和 GBTCLK1用于方便 FPGA 端使用。
GBTCLK1被缺省输出关闭。
是否可以默认打开 GBTCLK1？
此致、
竹尾市
您好、Eric、
感谢您如此快地回来与我联系。
>>您可以在 GUI 中执行此更改，保存此配置，然后加载而不是默认编程。
抱歉、我在 GUI 的菜单栏中没有看到任何看起来像这样的内容。
是不是啊?
我将尝试一下。
此致、
竹尾市
Eric、您好！
谢谢你的答复。
即将发布！！
>此外,我们过去没有使用这种特殊的 HTG 板,但我们已经成功的其他版本的他们的采集卡,所以我认为这不会是一个问题。
我明白了。
正如我在标题中提到的、我正在尝试解决传入数据不同步的问题。
收发器的 Rx_DATA 信号不稳定。
在测试模式运行时获取了以下波形。
我知道 EVM 的 DB0-7位发生了翻转。
我认为数据接收侧的 FPGA 设置是可疑的、
但是、传输的数据是否可以进行位翻转？
首先、
在 FPGA 复位之后、
Regars、
竹尾市
