请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC3644 大家好、
我使用具有1.6V 外部基准的 ADC3644。 我连接每个电源和 VREF 的波形。
VREF 需要一些时间才能稳定、但只要每个电源和 VREF 在释放复位之前都保持稳定、是否存在任何问题？
是否需要稍后为 AVDD 和 IOVDD 启动 VREF？
此致、
您好！
请参考数据表中有关上电时序的第9.2节。 我在下面附上了一个屏幕截图。
此致、
德鲁
尊敬的 Drew：
复位信号连接到 FPGA。 FPGA 在启动后输出一个复位脉冲、但在电源稳定前是否需要将复位信号保持在低电平？
随附图中的顺序是否有问题？
此致、
