工具与软件：
尊敬的技术支持团队：
是否可以在 ADC12DJ3200上使用双通道模式(寄存器0x201 =3)来移动和调整 ADC INA 和 ADC INB 之间两个 ADC 的采样时序？
问题1
对于采样时序调整寄存器、TADJ_A (0x086)和 TADJ_B (0x089)是否正确？
如果没有、请告知我们合适的寄存器。
问题2
采样计时可以移位多少个 CLK 周期或多少秒？
我在0x86、0x89寄存器页面上找不到该地址
问题3
是否在 CAL_EN (0x061)之前或以不同的顺序存在设置顺序规范？
是否有指定的设置顺序？
8.3初始化设置中有一个常规设置程序、
应采取哪些步骤来设置寄存器以调整采样时序？
...
此致、
TTD
您好！
是的、可以在双通道模式下单独调整每个 ADC 的采样实例。
TADJ_A 和 TADJ_B 是正确的寄存器、应在完成 ADC 初始化设置后更改这些寄存器。 可在数据表中找到调整 TAD_COARSE 和 TAD_FINE 的采样步长、请查看下面的屏幕截图。
此致！
Eric
Eric、您好！
感谢您的支持。
显示了这些特征。 ADC12DJ3200时钟子系统"中找到、TAD_COARSE 和 TAD_FINE 似乎根据 CLK＋/CKL-调整 CLK。
TAD_COARSE 和 TAD_FINE 没有单独的 ADC_A 和 ADC_B 寄存器
在 tAD 调节块之后、延迟的公共 CLK 分配 ADC_A 和 ADC_B 这次 ADC_A 和 ADC_B 采样时序似乎相同。
TADJ_A 和 TADJ_B 是否可以 分别为每个 ADC 的"tad adjunified CLK"添加额外的延迟？
如果是正确的、您能否告知我 TADJ_A 和 TADJ_B 的步骤
ｍ、即使可以使用 TADJ 对其进行调整、也会担心在 JESD204B 侧是否正常工作。
您的屏幕截图似乎没有显示它们、我在数据表上找不到。
如果我的理解有误、请更正我。
此致、
TTD
Eric、您好！
您到目前为止是否有更新？
TADJ_A 和 TADJ_B 设置为 出厂修整值、我想我需要读取修改写入以根据当前值(使用出厂修整值的电流采样时序)添加或减(调整采样时序)。
如果不建议使用这些 寄存器、并且未公开 TADJ_A 和 TADJ_B 的步骤(xx ps)、并且用户不可编程寄存器、请告知我。
此致、
TTD
