[参考译文] ADS9219EVM：单通道、DDR 模式支持-是否需要数据平均？

您好、 Panneer Raja、  

感谢您的提问！

是的、对于 ADS9219和 AD9218、由于采样速度更快(10MSPS 和20MSPS)、仅在启用数据平均后才支持单通道数据输出。  

在评估这些器件时、如果我还有其他需要帮助的地方、请告诉我。  

此致、  

Yolanda

您好、Yolanda、  

感谢您的答复。  

下表中提到的注2是否适用于24位数据帧、DDR、单通道、10MHz 采样频率设置？  

根据以下时序图、  

2通道、单通道、DDR、10 MHz 数据输出似乎是可能的、对吗？ 那么、为什么需要进行均值计算？

此致、  

Panneer Raja。

您好、 Panneer Raja、  

这两个问题都是很好的、能够在数据表中提出一些更正/添加、感谢您提出这一问题。  

对于您的第一个问题(是)、它适用于24位、DDR、单通道和10MHz 采样率、数据行等于1的行上应出现注释上标。 似乎需要在这张表上作出一些改变。 我将提交数据表的更改以解决该问题。  

对于第二个问题、这必须与 帧时钟(FCLKP/M)有关、在10MHz 采样时钟处、最小 FCLK 高电平时间为~50ns、而对于20MHz、 它~25ns 这是它最终在双通道 DDR 中的情况。 在单路 DDR 中、该值在技术上应除以2、因此低于最小值、因此、由于启用均值计算会减慢 FCLK、因此它需要能够达到所需的最小 FCLK 高电平时间。  

您是否需要10MHz 上的单通道输出？  在20MHz 处使用单通道 DDR (进行平均运算)可能会提供类似的吞吐量。

如果您还有任何有关该器件的问题或我可以为您的设计评估 ADS921x 器件提供帮助的其他内容、请告诉我。  

此致、  

Yolanda  

您好、Yolanda、  

感谢您的答复。  

我们只能以单通道模式运行、因为我们的 FPGA 数据采集板每个 ADC 只有一个通道。  

是的、我们应以单通道 DDR、20MHz 采样 率运行 ADC、从而获得10MHz 数据吞吐量。 感谢您的创意。

由于 FPGA 数据采集板的限制、我们必须在 FPGA 本身中生成 FCLK 和 DCLK、并在系统同步模式下采集数据。 通过这样做、如果未自动设置数据平均寄存器、单通道、DDR 和10MHz 采样率设置能否实现10MHz 数据吞吐量？

此致、  

Panneer Raja。  

您好、Yolanda、  

尝试 ADS9219、20MHz、单通道模式、OSR2时、会弹出"Selected device not has this features"消息。

使用 ADS9219时发现另一个错误。 在  ADS9219、20MHz、单信道模式、OSR2模式上、通道2与通道1具有相同的数据。  

ADS92xx_EVM_GUI.exe 会阻止20MHz、单通道模式、OSR2运行模式、还是 ADS9219不支持此模式？

我们要在 ADs9219EVM +  TSWDC155 测试设置中验证我们的系统同步模式(自计时模式)。  

因此、最好能为我们提供以下信息：  

A. TSWDC155 FPGA 数据采集板的原理图。

b. Artix 7 FPGA 的 FPGA 项目和源代码。  

此致、  

Panneer Raja。