[参考译文] DAC38RF84：SYSREF 和启动序列

admin

Other Parts Discussed in Thread: DAC38RF84

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1439204/dac38rf84-sysref-and-start-up-sequence

器件型号：DAC38RF84

工具与软件：

您好！

我正在从 FPGA 驱动 DAC38RF84、不需要 DAC 与任何其他器件同步。

我通过阅读其他文章了解到、无论子类1如何、都需要 SYSREF 输入信号、并且不应使用内部 SYSREF 发生器(LCMGEN)。因此、对于 SYSCLK 的使用、我有一些问题：

按照 VCO 调优过程、数据表中建议的启动序列为"开始生成 SYSREF "。这是否意味着启用外部 SYSGEN 源(而不是设置某些寄存器字段)？

我可以简单地使用与 SYSREF 源相同的外部 DACCLK 源频率(在本例中为250 MHz)吗？

在启动期间是否需要禁用外部 SYSRF 源、直到 VCO 调优之后、或者它是否可以连续运行？

如果只能在 VCO 调优后启动它、我可以在启动序列完成后禁用 SYSREF 吗、或者最好在正常运行期间保持该信号运行？

谢谢

11 个月前

0 admin 11 个月前

TI__Guru**** 2430620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Peter：

可以、SYSREF 源就是启动 sysref 生成而不是写入某些寄存器的含义。 250MHz 对于 sysref 输入来说太高。最大 sysref 频率取决于具体的工作模式并等于以下值：

N=LCM (CLKJESD_DIV、4*K*F)。

例如、如果内插值= 18、时钟= 6000MSPS、LMFS=8-4-1-1、K 值为20。 CLKJESD_DIV 可以按如下方式计算：对于8-4-1-1 x18内插、CLKJESD_DIV[3：0]= 4b'0111、对应于使用表7-71的 div32。

这意味着 N=LCM(32, 4*20*1)=LCM(32, 80)。 80/32不是整数、因此需要计算 LCM。在这种情况下、N = 160、而这种模式下最大合法 sysref 频率将为6000MSPS / 160 = 37.5MHz。可以使用此值的任意整数除法(18.75MHz、9.375MHz、...)

可以在 DAC 的完整配置期间以连续模式启用 sysref、一旦 VCO 调优完成、只需确保~4个 SYSREF 周期具有足够的延时时间、以便内部块可以对齐。建立 DAC 链路后、您可以在运行时禁用 sysref 发生器输出、以节省功耗/防止杂散。

谢谢、Chase

0 admin 11 个月前

TI__Guru**** 2430620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Chase：

感谢您的回答、我的大多数问题都已经解决了。我确实有几个有关 SYSREF 和采样率的后续问题：

我是否能够确认采样时钟频率(上例中为6000MSPS)是射频 DAC 输出的样本频率(不是 JESD204B 上的输入采样率)？

我将在 FPGA 中以200MSPS 的速率生成数据样本、希望发送到射频 DAC、这就是我的基带数据速率。但是、我需要 K = 20、这大概意味着多帧中只有一个帧会传输任何采样数据、因此基带数据速率实际上是其中的1/20？

假设基带数据速率为200MSPS、则串行器/解串器速率为1.25 x M/L x 200 x 16 = 2GSPS。

谢谢！

Peter

0 admin 11 个月前

TI__Guru**** 2430620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Peter：

K 值是构成多帧的帧数。 sysref 计算的 K 相关性是为了确保 sysref 频率为多帧边界的整数倍。输入 DAC 的数据速率为200MSPS、可以称为基带数据速率、但通常称为输入数据速率、而 DAC 模拟采样输出则称为输出数据速率或 DAC 的采样速率。采样率始终为输入速率乘以 DAC 的内插因子。

馈送到 DAC 的样本在每一帧都需要更新、否则 DAC 将收到一个空 FIFO 错误。例如、在 LMFS=8-4-1-1模式下、每帧有4个(M=4)转换器可发送1 (S=1)个样本。这对应于4*(1个样本)*(16位/样本)=每帧64位、您也可以将其视为每帧8位八位位组的数量(F=1)为1、因此(8位/(1个八位位组/帧))* 8个通道(L=8)是每帧64位的总吞吐量。多帧只由 K*(8*F)位宽组成。

馈送到 DAC 的数据应以 TX 通道数据宽度的大小由 JESD IP 传入、该 IP 通常为32位或64位宽。因此、如果您的通道数据宽度为32位、那么 FPGA 上的通道组成应考虑每个通道4个样本的数据、如下所示。下面的输入数据速率必须为200MSPS、因此您的 TX 通道数据宽度样本存储器必须以以下速率更新：200MSPS/ 4 (样本/通道宽度= 32位)= 50MSPS。这是否有帮助>？

DA0[15：8]、DA1[15：8]、DA2[15：8]、DA3[15：8]

DA0[7：0]、DA1[7：0]、DA2[7：0]、DA3[7：0]

....

DD0[15：8]、DD1[15：8]、DD2[15：8]、DD3[15：8]

DD0[7：0]、DD1[7：0]、DD2[7：0]、DD3[7：0]

谢谢、Chase

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] DAC38RF84：SYSREF 和启动序列