[参考译文] DAC38RF84：SYSREF 和启动序列

尊敬的 Peter：

可以、SYSREF 源就是启动 sysref 生成而不是写入某些寄存器的含义。 250MHz 对于 sysref 输入来说太高。 最大 sysref 频率取决于具体的工作模式并等于以下值：

N=LCM (CLKJESD_DIV、4*K*F)。

例如、如果内插值= 18、时钟= 6000MSPS、LMFS=8-4-1-1、K 值为20。 CLKJESD_DIV 可以按如下方式计算：对于8-4-1-1 x18内插、CLKJESD_DIV[3：0]= 4b'0111、对应于使用表7-71的 div32。

这意味着 N=LCM(32, 4*20*1)=LCM(32, 80)。 80/32不是整数、因此需要计算 LCM。 在这种情况下、N = 160、而这种模式下最大合法 sysref 频率将为6000MSPS / 160 = 37.5MHz。 可以使用此值的任意整数除法(18.75MHz、9.375MHz、...)  

可以在 DAC 的完整配置期间以连续模式启用 sysref、一旦 VCO 调优完成、只需确保~4个 SYSREF 周期具有足够的延时时间、以便内部块可以对齐。 建立 DAC 链路后、您可以在运行时禁用 sysref 发生器输出、以节省功耗/防止杂散。

谢谢、Chase

尊敬的 Peter：

K 值是构成多帧的帧数。 sysref 计算的 K 相关性是为了确保 sysref 频率为多帧边界的整数倍。 输入 DAC 的数据速率为200MSPS、可以称为基带数据速率、但通常称为输入数据速率、而 DAC 模拟采样输出则称为输出数据速率或 DAC 的采样速率。 采样率始终为输入速率乘以 DAC 的内插因子。

馈送到 DAC 的样本在每一帧都需要更新、否则 DAC 将收到一个空 FIFO 错误。 例如、在 LMFS=8-4-1-1模式下、每帧有4个(M=4)转换器可发送1 (S=1)个样本。 这对应于4*(1个样本)*(16位/样本)=每帧64位、您也可以将其视为每帧8位八位位组的数量(F=1)为1、因此(8位/(1个八位位组/帧))* 8个通道(L=8)是每帧64位的总吞吐量。 多帧只由 K*(8*F)位宽组成。

馈送到 DAC 的数据应以 TX 通道数据宽度的大小由 JESD IP 传入、该 IP 通常为32位或64位宽。 因此、如果您的通道数据宽度为32位、那么 FPGA 上的通道组成应考虑每个通道4个样本的数据、如下所示。 下面的输入数据速率必须为200MSPS、因此您的 TX 通道数据宽度样本存储器必须以以下速率更新：200MSPS/ 4 (样本/通道宽度= 32位)= 50MSPS。 这是否有帮助>？

DA0[15：8]、DA1[15：8]、DA2[15：8]、DA3[15：8]

DA0[7：0]、DA1[7：0]、DA2[7：0]、DA3[7：0]

....

DD0[15：8]、DD1[15：8]、DD2[15：8]、DD3[15：8]

DD0[7：0]、DD1[7：0]、DD2[7：0]、DD3[7：0]

谢谢、Chase