https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1501022/tmds171-tmds171i
器件型号：TMDS171工具/软件：
您好：
我叫 Roberto Teodori、需要说明 TMDS171/I 数据表中列出的特性之一。
i' m 指的是5个以上位的对间偏斜补偿。
5+位意味着偏移补偿适用于5个以上的位、例如可以补偿最多10位？
感谢您的支持
此致
Roberto Teodori
Roberto
您的理解是正确的、但最大输入对间延迟差为1.8ns。
谢谢
David
Roberto
数据表中实际上有一个关于差分对间偏移的拼写错误、需要更正。 数据表中的对间延迟差 应为： T_RX_INTER (MAX)：0.2*Tcharacter +1.78ns。 TMDS171数据表面向 HDMI 1.4b 器件、因此采用了 HDMI1.4b 规范中的值。
TMDS171还支持转接驱动器和重定时器模式、并且仅在重定时器模式下提供偏斜补偿。 当数据速率介于1.2G 和3.4G 之间时、TMDS171处于重定时器模式。 因此、对于上面的1Gbps 示例、TMDS171将位于转接驱动器中、没有任何偏差补偿。
但对于3.4Gbps 的数据速率、TMDS171将处于重新计时器模式、并提供2.37ns 的输入偏斜补偿。
谢谢
David
感谢 David 的回答。
实际上、即使比特率低于指定的最小值、我也通过 I2C 总线强制 TMDS171进入重定时器模式、以自动切换到重定时器模式。
由于我们存在 DVI 线路之间的偏移问题、该问题在每个通道1Gbit/s 比特率下等于10位。我验证了补偿能够很好地对齐输出流、如下图所示。
以下是 TMDS171的输入 DVI 流、其中一个通道移位了10位：
以下是 更正了偏移的 TMDS171的输出 DVI 流。
重定时器的补偿似乎比数据表中指定的要好得多。
我想找到一个合理的解释来了解在我们的项目中实施 TMDS171是否能够有效解决问题、而无需重新设计整个电路板。
感谢您的宝贵支持
此致
Roberto Teodori
Roberto
如果您读取寄存器0x15的第7位、您是否看到该位设置为1？ 当 TMDS171处于重定时器模式时、它将减小输入数据通道之间的对间延迟差。 当 TMDS171完成偏斜消除过程时、deskew_CMPLT 位将设置为1。
从示波器波形来看、TMDS171似乎在重定时器模式下正确执行了去偏斜功能。 读取上述位将进一步确认这一点。
谢谢
David
