[参考译文] TPD5S116：当从端口侧进行电平转换时、SYS 侧 SDA 电压不正确

为了跟进、我已经尝试移除外部 2.2k 上拉电阻、但根据相同的 HDMI 控制台命令、波形停止在 SYS 侧生成。 然后、我尝试用220k 上拉电阻器(100次)替换2.2k、并在控制台命令后获得以下波形：

可以看出、转换后的逻辑低电平现在约为0.5V、而不是之前的1.25V。 鉴于最大 VIL 的 SOC 规格为0.8V、因此现在符合系统规格。 这意味着 TPD5S116的 Rdson 相当高、约为1k、以便形成一个具有1.53k 有效上拉电阻的分压器。 TI 是否可以预期1k 的 Rdson？

此外、您能否解释  300mV 电压源的确切功能、因为我不确定我是否正确理解数据表中的内容？ 我能想到的是、当端口 B 从高电平切换到低电平时 、A 侧 MOSFET 导通、300mV 电压源将端口 A 上提升300mV、从而确保 CMP1输出为低电平、因此 B 侧 MOSFET 不会导通。 但是、如果端口 A 从高电平切换到低电平、CMP1将提供输出高电平、从而在 A 侧和 B 侧导通 MOSFET。 进行此类配置的确切要点是什么？ 虽然缺点很明显(当从 B 侧到 A 侧进行电平转换逻辑低电平时、A 侧输出会有一些大约500mV 的正失调电压)、但优点对我来说并不清楚。

尊敬的 Yangqi：

说实话、这是一个较旧的器件、自发布以来、开发团队的大部分内容都发生了变化。  我对此器件没有太多的背景知识。

我不认为应该有1k RDSON。

我需要澄清的一点是您的 I2C 上拉电阻器。  TPD5S116具有内部 I2C 上拉电阻器、因此我预计您的原理图中不需要任何上拉电阻器。  例如、R134/135与 R_PUA (5k)并联。

Unknown 说：

我已尝试移除外部 2.2k 上拉电阻、但波形停止在 SYS 端生成

这里是否有其他潜在问题？  我预计 I2C 应通过内部 R_PUA 运行。

此致、
Eric

您好、Eric、

是的、2.2k 外部上拉电阻连接到与 TPD5S116相同的电源、这意味着有效上拉电阻 Ru = 5k // 2.2k = 1.53k、如前所述。

Unknown 说：

我不认为应该有1k 的 RDSON。

但看起来情况就是这样：当 MOSFET 导通时、 待分压的有效电压 = VCCA - 300mV = 3V、由 RDSon 和 Ru 决定。

情形1 (2.2k 外部上拉电阻)：ru = 5k // 2.2k = 1.53k、VSDA = 1.25V (来自波形)、-> Rdson ~ 1.1k。

情形2 (220k 外部上拉电阻器)：ru = 5k // 220k = 4.89k、 VSDA  = 0.55V (来自波形)、-> Rdson ~ 1.1k。

这意味着、Rdson = 1.1k 可能是正确的假设。 请帮助检查这是否确实意外；如果是、预期的 Rdson 是什么？

关于移除外部上拉电阻器导致没有波形的问题、SYS 侧 SDA 和 SCL 均为3.3V 高电平、因此 TPD5S116内部上拉电阻器正常工作。 我将与 SOC 供应商确认是否存在该问题。

您好、Eric、

 明白了、系统侧的 VOL 问题现在已经很清楚了。

您还能帮助我了解 SYS 侧 MOSFET 上300mV 电压源的点吗？

此外、您能否解释  300mV 电压源的确切功能、因为我不确定我是否正确理解数据表中的内容？ 我能想到的是、当端口 B 从高电平切换到低电平时 、A 侧 MOSFET 导通、300mV 电压源将端口 A 上提升300mV、从而确保 CMP1输出为低电平、因此 B 侧 MOSFET 不会导通。 但是、如果端口 A 从高电平切换到低电平、CMP1将提供输出高电平、从而在 A 侧和 B 侧导通 MOSFET。 进行此类配置的确切要点是什么？ 虽然缺点很明显(当从 B 侧到 A 侧进行电平转换逻辑低电平时、A 侧输出会有一些大约500mV 的正失调电压)、但优点对我来说并不清楚。

现在对我来说非常清楚、感谢您的解释！