[参考译文] SN65DP159：需要了解回流焊曲线

此外、是否有任何其他可以支持 HDMI 2.1 的重定时器  

您好、

 TMDS1204RNQR 如何？

谢谢
Irfan

您好、David：

我应该将 TDP1204RNQR 或 TMDS1204RNQR 用于转接驱动器侧、并确认我是否可以将哪一个同时用于源端和接收端。

谢谢、
Irfan

Irfan

TMDS1204 和 TDP1204 都可以支持拉电流和灌电流设计。 这两者之间的主要区别在于下面所示的功能集。

根据您的系统设计要求、可以在这两者之间进行选择。

谢谢

David

您好、David：

为什么源端 应用不需要时钟或 FRL 数据开关。
下面提到的是接收端、为什么实际上在 RX 侧需要它、而在 TX 侧不需要它。

我们是否必须为此添加一个外部开关、或者是否有必要。

谢谢、
Irfan

您好、David。

我们可以使用之前的 HDP 实现方式来实现 HPD、这有 2 种方法。
其中、接收端 HPD 连接到 HPD IN、HPD OUT 将通过下面提到的电路连接到连接器。

您能给我一次确认吗？

谢谢、
Irfan

Irfan

请在下面查看我的答复。

为什么源端 应用不需要时钟或 FRL 数据开关。
下面提到的是接收端、为什么实际上在 RX 侧需要它、而在 TX 侧不需要它。

我们是否必须为此添加一个外部开关、或者是否有必要。

大多数拉电流和灌电流可以支持 CLK (HDMI1.4/2.0) 和 FRL (2.1) 之间的切换。 在这种情况下、无需外部多路复用器。 如果源端和接收端具有单独的 CLK 和 FRL、则需要一个 TMUXHS4212 等外部多路复用器、以便根据 HDMI1.4/2.0/2.1 在这两种器件之间切换。

我们可以使用之前的 HDP 实现方式来实现 HPD、这有 2 种方法。
其中、接收端 HPD 连接到 HPD IN、HPD OUT 将通过下面提到的电路连接到连接器。

请参阅图 35 TMDS181 接收端应用、了解 HPD 实现。

谢谢

David

您好、

CAN 可以对 TMDS181 中使用的 TMDS1204 使用相同的 HPD 方法。
对于源端、RCLK 是否可以根据 HDMI1.4/2.0 和 FRL 的 outclk 使用？

谢谢、
Irfan

Irfan

请在下面查看我的答复

CAN 可以对 TMDS181 中使用的 TMDS1204 使用相同的 HPD 方法。

是的、这是我在 TMDS1204 EVM 上的操作方式、如下所示。 HPD_OUT 是 TMDS1204 的 HPD 输出。

对于源端、RCLK 是否可以根据 HDMI1.4/2.0 和 FRL 的 outclk 使用？

RCLK 是仅输出、仅适用于 HDMI1.4 和 2.0、因此我想知道如何将 RCLK 用于 FRL、您是否有展示建议实现方案的方框图？

谢谢

David

您好、

1) 发送 TX HDMI 2.1 时,所有数据都可以从 D0-D2 输出,第 4 个数据可以从 OUT CLK 输出,但当它是 HDMI 2.0 时,我的意思是当它回退到 HMDI 2.0 时,数据将从 D0-D2 输出,剩余的数据可以通过 OUT CLK 或 RCLK 发送吗?
2) 不使用 SIGDET 引脚时该怎么办? 可以保持悬空？
3) 您是否可以验证所附的引脚搭接模式图像,并帮助我 每个引脚的默认模式.

谢谢、
Irfan

您好、David：

感谢您的回答。
您能告诉我 TMDS1204 IC 的电流消耗是多少？
针对输出端的灌电流应用进行交流耦合时、上拉电阻器的值应该是多少？ 我已经放了 49.9E。 附加的图像供您参考

谢谢、
Irfan

Irfan

请参阅下面的功耗数值。

由于 TMDS1204 输出同时支持交流和直流耦合、因此无需 49.9 Ω 端接至 3.3V。 对于交流耦合输出、请将 AC_EN 引脚设置为高电平。

谢谢

David

David、

您能不能建议我应该考虑 TMDS1204 支持 HDMI 2.1、HDMI2.0 和 HDMI 1.4 的电源电流。  
*我的接收器是交流耦合的,而源是直流耦合的

谢谢

您好、

TMDS1204 的最大功耗为 1220mW、因此 1220/3.6=~Ω 338mA。 因此、我会将~μ A 400mA 用于拉电流和灌电流设计。

谢谢

David  

您好、David：

您能查看所附的原理图吗？
1) 请确认引脚搭接。
2) 它是否可以同时支持 HDMI 2.1 和 HDMI 2.0。

e2e.ti.com/.../TI-REFERENCE-HDMI–2.1.pdf

谢谢、
Irfan

Irfan

请参阅随附的评论。

e2e.ti.com/.../TI-REFERENCE-HDMI–2.1_5F00_TI_5F00_Reviewed_5F00_06242025.pdf

谢谢

David

David、

是否查看了原理图的第 2 页并且没有任何问题？
对于源端、CMC 必须是、还是我们无法将其添加到我们的设计中？
MODE 引脚呢？ 支持的扇出缓冲器的 20K 下拉是否正常？
您能告诉我 TMSD1204 EVM 的布局吗？

谢谢、
Irfan

Irfan

请参阅随附的内容、了解我对原理图第 2 页的审查评论。

e2e.ti.com/.../2870。TI-REFERENCE-HDMI–2.1_5F00_TI_5F00_Reviewed_5F00_06242025.pdf

对于接收端设计、MODE =“R"表示“表示启用了扇出缓冲器的自适应均衡器、因此它看起来正确。

谢谢

David

您好、David：

感谢您发送编修。
申请发送 TMDS1204 EVM 的布局。
此外、您还能提到 TMDS1204 的工作温度吗？

谢谢、
Irfan

Irfan

对于 TMDS1204、工作温度为 0 至 70°C。

对于 TMDS1204I、工作温度为–40°C 至 85°C。

您能接受我的友谊请求、这样我就可以向您发送 TMDS1204EVM 布局文件吗？

谢谢

David

David、

TMDS1204 IC 是否具有任何引脚延迟、我必须在布局时考虑这些延迟。
我已接受申请。

谢谢、
Irfan

Irfan

与 PCB 布线的传播延迟相比、通过 TMDS1204 的传播延迟非常小、因此在布局中无需考虑该延迟。 有关 TMDS1204 布局指南、请参阅下面的。

我向您发送了 TMDS1204 EVM 电路板文件、您能检查一下吗？

谢谢

David

您好、David：

谢谢 David、能否告诉我 TMDS1204 的引脚延迟是什么？

此致、
Irfan

Irfan

TTP4 处的传播延迟最小值为 90ps、最大值为 220ps。

谢谢

David

David、

1) TTP4 是什么意思,我应该考虑延迟的典型值。
2) 在之前的 HDMI 2.0 中、我们使用的数据线以及时钟线对其 进行分组长度匹配、现在 HDMI 2.1 将数据与时钟集成在一起、并且 TMDS1204 转接驱动器中还有一个 RCLK_OUT 引脚、我们是需要与 D0-D3 数据通道进行分组长度匹配、还是 D0-D3 进行长度匹配足够了？ 是所需的  

此致、
Irfan

Irfan

有关 TTP4 的定义、请参阅下文。 根据我们的实验室测量结果、典型值约为 160ps。

我会对 D0-D3 和 RCLK_OUT 引脚的长度进行分组匹配。

谢谢

David

David、

是 HDMI 2.1 需要 Genlock 吗、您能告诉我如何在这个 TMDS1204 中实现这一点吗？
如何在 VEK280 中使用 RCLK_OUT 来实现 Gen 锁定。

此致、
Irfan

Irfan

我不熟悉 AMD VEK280 设计要回答此问题、请联系 AMD 以获得其 Gen LOCK 实施支持。

谢谢

David

David

你能告诉我,如果你有任何参考或如何实现 Genlock。

谢谢、
Irfan