[参考译文] AM623：AM623x OSPI 使用 50MHz 时的 DMA 持续吞吐量（八通道 SDR）

您好、Shaik、

感谢您的查询！

问题 1： 请阐明 FPGA 模拟哪种类型的八通道 SPI-NOR 闪存（例如 S28HS512T 或其他）。

问题 2： 使用了什么类型的命令地址数据访问协议（例如 1S-1S-8S 等）

谢谢

此致

Anastas Yordanov

尊敬的 Anastas：

1.我们试图模拟 Micron MT35XU512ABA1G12-0AAT。

2.我们计划在内存映射模式下使用 8S-8S-8S、SDR 访问协议

在初始探测期间、对于 JEDEC/SFDP、设备将以 1S-1S-1S 启动、然后切换到 8S-8S-8S SDR 进行流式传输。

尊敬的 Shaik：

感谢您的及时和详细的答复！

很抱歉、我忘记再问几个问题：

Q3：您能否精确地生成 OSPI RX 采样时钟的方法 — 抽头模式（无环回）或 PHY 模式（有 OSPI0_CLK 的环回）。

问题 4 如果是 PHY SDR 模式、考虑到   AM623 数据表的 OSPI 一节和 AM62x 器件勘误表中与 OSPI 相关的公告说明中的限制、请根据 AM623 数据表的 OSPI/QSPI/SPI 电路板设计和布局布线指南一节精密 OSPI0 时钟拓扑。   

问题 5： 您谈论的是哪个操作系统 (U-Boot/Linux 或 MCU PLUS RTOS) 和 TI SDK 版本？

谢谢

此致、

Anastas Yordanov

尊敬的 Anastas：

3.我们使用的是轻触模式（无环回）。

4.电路板布线设计符合布线要求。

5.我们使用的是 ti-linux-6.6.6.y

此致、

Nazeer

您好、Shaik、

在上述条件下、在 AM623x OSPI 上实际可以实现哪些持续有效载荷吞吐量 (Mb/s)？

感谢您的这些初始说明。 根据他们、我目前正在尝试联系 A TI SDK Linux OSPI 驱动程序软件专家 在 OSPI 闪存存储器的基准测试中、他们可能会回答您 有关 FPGA 仿真  Micron MT35XU512ABA1G12-0AAT 的问题。  

]可更大限度地提高持续读取吞吐量的任何推荐 OSPI/QSPI 配置最佳实践？

我认为、从 OSPI 硬件接口的角度来看、您应尝试使用具有 DQS 环回时钟拓扑的 PHY DDR 模式来增加 OSPI0_CLK（可能高达 166MHz）。 A PHY 数据调优算法 最终应用于在高于 50MHz 频率的条件下实现稳定运行。 在 166MHz、1.8V 电源、八路 DDR 模式、8D-8D-8D 下、理论上应可实现~ 166*10^6Hz*2 /(1000*1000) s^–1 = 332Mb/s 的数据读取速率  要在 OSPI0_CLK 频率超过几十 MHz 时实现高速、应考虑 TI 为 OSPI 硬件实现推荐的所有 PCB 高速布局规则！  

请预计、软件专家的响应可能会出现一些延迟。 如果您在下一周中没有得到答案、请 ping 此主题！  

感谢您的耐心！

此致

Anastas