[参考译文] DS90UB983-Q1：DS90UB943A-Q1、MODE_SEL2 引脚设置问题？

您好 Fei、

选择 FPD3 模式时、此引脚的典型电压值为 0.913V。 但是、描述后续时指出、上拉电阻器 R7 可以是任何小于 100 的值、下拉电阻器 R8 处于开路状态。[/报价]

令人遗憾的是、比率典型值应为标称值、与引脚上的特定电压无关。 您要寻找的这个电压实际上是目标 VR8、即 VIH、范围为 1.1115V 至 1.89V。

最小值、典型值和最大值比率值均与电阻比相关、但仅此配置旨在连接到 VIH 以选择 FPD3、或连接到 GND 以实现 FPD4 模式。

理想情况下、它应尝试以 1.8V 为目标。

此致、

Miguel

您好 Fei、

我假设显示在 60fps 下的典型分辨率为 1920 x 1080、当包含 1.1 消隐时、这相当于 136.8576MHz PCLK。

1920 * 1080 * 60 * 1.1（水平消隐和垂直消隐估计为活动视频分辨率的 10%）= 136,857,600 Hz

FPD4 模式下的数据速率将为 PCLK * bpp、假设 24bpp、这将是 136.8576MHz * 24bpp = 3.285Gbps。

FPD3 模式下的数据速率为 PCLK * 35（FPD3 具有 35 位帧）、这将为 136.8576MHz * 35 = 4.790016Gbps

我认为在 FPD4 模式下、FPD-Link 速率需要至少为 6.75Gbps（由于 128 / 132 开销）、对于 FPD3、器件需要覆盖该 PCLK 的默认 FPD3 PLL、因为它需要比 MODE_SEL0 中的选项高得多的数据速率。

通常、脚本生成工具将生成 983conf.py 文件、这些文件将自动纠正此配置。

如果您有任何其他问题、敬请告知！

此致、

Miguel

您好 Fei、

在 FPD3 模式下、983 的 PLL 将使用脚本生成工具编程为预期值、这是 983 如何输出 PCLK 和高于默认 MODE_SEL0 选项中 85MHz 的分辨率的方式。

这就是每次都应该初始化 983 的方法。

您可以最初将其设置为任何速率以允许设备之间建立初始链路、但只要在双 FPD-Link III 配置中为适应 96MHz <、948 就会自动重新配置为编程的 136.8576MHz PCLK 速率 X < 196MHz PCLK。

如果您需要进一步说明、请告诉我。

此致、

Miguel

您好 Fei、

感谢您确认对显示分辨率的理解和更新！

更新：显示分辨率为 1920×720（频率为 60Hz）。

已理解、PCLK 的新估算值将为 1920 * 720 * 1.1 * 60 = 91.2384MHz。

这对于单通道 FPD-Link III 模式来说已经足够了。

我的理解是正确的：当 MODE_SEL2 = 1 时、模式为 FPD3 协议。 目前、输出使用单个 FPD-Link 通道。 MODE_SEL0 表中的默认值都不能满足要求。 相反、软件脚本生成工具将自动生成 983conf.py 配置文件、以完成上述参数的自动校准。

这种理解是 正确的。 91MHz 或更高版本不是默认配置、最高的默认值为 85MHz、因此脚本生成工具会将 PLL 覆盖为您提到的 FPD-Link III 连接所需的速率。

对于硬件端：应为 MODE_SEL0 引脚选择哪个分压电阻器？ 换言之、应在表中的 8 个条目中选择哪一个？

在 8 个选项中、您可以选择默认的模式 7 作为占位符、因为它在选择 FPD TX 端口 0 时具有最高的数据速率。

如果您有任何其他问题、敬请告知！

此致、

Miguel

您好 Fei、

仍然建议使用条目 7 以最初建立 FPD-Link III、然后在 983 初始化时通过软件覆盖、无论是使用 1080p 还是 720p。

感谢您的确认。  

此致、

Miguel