[参考译文] AM2634：AM2634 MAC TX 无法正常工作&放大器；DP83869 PHY 环回故障（MDIO 正常）、不执行 ping。

admin

Other Parts Discussed in Thread: AM2634, SYSCONFIG

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1641448/am2634-am2634-mac-tx-not-working-dp83869-phy-loopback-failure-mdio-ok-and-not-pinging

器件型号： AM2634
主题中讨论的其他部分： SysConfig、 DP83869

尊敬的团队：
我们目前正在使用我们的定制电路板上的以下 TI 元件：

MAC：AM2634COLFHAZCZR
PHY：DP83869HMRGZR

尽管相同的软件设置在 TI EVM 上可以正常工作、但我们面临的问题是以太网接口无法按预期工作。
观察结果：

MDIO/MDC 通信正常工作、我们能够读取/写入 PHY 寄存器。
PHY 上存在稳定的 25MHz 时钟。
在 MAC 侧、我们没有在 TXD[0：3]和 TX_CTL 上看到任何活动 — MAC 未发送数据。
PHY 通过 MDIO 进行响应、但 PHY 环回不工作、并且未观察到正确的 TX 输出。
在 RX 方面、行为是间歇性的、有时我们可以看到数据。

配置：

接口：RGMII
PHY 的外部 25MHz 时钟
已验证 MDIO
RX_CTRL (MIRROR_EN) 的配置与 EVM 类似

软件：屏幕截图 2026年04月25日 120732.zip
我们将 ENET_LWIP_CPSW 示例用于 AM2634。
在 TI EVM 上相同的代码可以正常工作（ping 和环回都可以正常工作）、但在我们的定制板上：

ping 不起作用
PHY 环回失败

测试完成：

已验证与 EVM 参考的原理图连接
已检查电源轨和稳定性
MDIO 通信已确认
PHY 环回测试→失败
MAC 环回测试→通过

需要说明：

即使 MDIO 正常工作、MAC 也没有 TX 活动的原因可能是什么？
为什么在这种情况下 PHY 环回会失败？
是否需要任何特定 MAC 或 PHY 寄存器配置来启用 TX？
是否有任何 RGMII 时序或偏斜要求、我们应该专门验证？
隔离问题是来自 MAC、PHY 还是硬件接口的建议方法是什么？

我们随附了 reference.BLIS_CUSTOM_BOARD_REV02_PDF.pdf 的定制电路板原理图和配置文件

3 个月前

0 admin 3 个月前

TI__Guru**** 2885930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、

由于 MAC 环回通过、这肯定不是 CPSW 完全无效的问题。 CPSW 内核、DMA 路径、内部主机侧都处于活动状态。之后会发生故障、这意味着一些外部 RGMII/PHY、板配置路径已断开。

问题 1：您是否已将 SysConfig ethphy 调整为自定义设计更改（例如 PHY 设置更改（如果需要））？

问题 2： TI EVM 原理图和定制电路板原理图在 CPSW MAC 级别之后是否有任何差异？

问题 3 您是否可以帮助分析以下内容：

1.获取工作案例的 CPSW 寄存器转储（TI EVM +适用于 MAC 和 PHY 的 SDK 环回应用的 TI 驱动程序）

2.获取非工作情况的 CPSW 寄存器转储（定制硬件）。

如果上述寄存器没有差异、那么问题无疑表明您需要迁移软件以匹配自定义硬件更改。

此致、
Shaunak

0 admin 3 个月前

TI__Guru**** 2885930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Shaunak：

感谢您的答复。

关于第一点、请参阅随附的图像。

定制电路板与 MAC 侧的 EVM 之间没有变化。我已经分享了原理图 — 请查看并建议是否需要进行任何更改。

请在下面找到请求的寄存器转储：

工作案例： EVM_PHY_REG.txt

e2e.ti.com/.../EVM_5F00_PHY_5F00_REG.txt

非工作案例： CUSTOM_PHY_REG.txt

e2e.ti.com/.../CUSTOM_5F00_PHY_5F00_REG.txt

请查看并告知我们您的观察结果。

此致、
Chinchetti Abhishek

0 admin 3 个月前

TI__Guru**** 2885930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Abhishek：

我看到不同的寄存器点之间存在差异、即存在延迟问题、PHY 状态和控制寄存器在配置上都显示差异。该问题很可能是由于定制电路板上 MAC 和 PHY 之间的 RGMII 延迟配置不正确（时钟/数据偏斜）所致。

DP83869 需要在以下各项之间正确对齐：

MAC 内部延迟
PHY 内部延迟（通过 RGMIICTL/RGMIIDCTL 配置）

建议的调试步骤

1.匹配 EVM RGMII 配置

对定制电路板上的 PHY 寄存器进行编程以匹配 EVM：
- RGMIICTL (0x32)
- RGMIIDCTL (0x86)= 0x0377

2.检查 PHY 配置 (strap) 状态

读取 STRAP_STS (0x6E) 并验证：
- 运行模式= RGMII 转铜缆
- 无意外模式（例如，桥接器/SGMII）
- 延迟模式搭接与 EVM 匹配

验证 MAC 配置：确保 MAC (AM263x CPSW)：

配置为正确的 RGMII 模式 (ID 与非 ID)
速度/双工与 PHY 解析的值匹配
尝试强制 100Mbps 以简化时序

4.示波器 RGMII 信号

PHY 引脚处的探头：

TXC、TXD[0：3]、TX_CTL
RXC、RXD[0：3]、RX_CTL

检查：

时钟到数据对齐（预期偏差~1.5–2ns，具体取决于模式）
干净的过渡（无失真）

5、仔细检查硬件差异

与 EVM 进行比较：

RGMII 布线长度（时钟偏斜与数据偏斜）
阻抗控制
终端
电源轨和去耦
时钟质量（抖动）

根据共享的寄存器、我看到：

- PHY 已启动且正在正确通信。
-问题不是 MDIO 或基本 PHY 启动。
-有力的证据表明定制电路板上的 RGMII 时序/偏斜不匹配。
-首先将 RGMII 延迟配置与 TI EVM 对齐并在示波器上验证时序。

此致、
Shaunak

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] AM2634：AM2634 MAC TX 无法正常工作&放大器；DP83869 PHY 环回故障（MDIO 正常）、不执行 ping。