This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1035101/sn65dsi83-q1-pll-parameters
大家好、
我的客户迫切希望知道以下3个 PLL 参数、以优化其 DSI 源的时钟设置。
时钟恢复方法(例如二阶 PLL) 环路带宽 阻尼因子(如0.7)
此致、
您好！
PLL 不是 CDR、而是 PLL。
如果选择了 REFCLK、PLL 将 把它乘 以(基于 REFCLK_乘 法器 CSR)以获得内部时钟。
如果通过 HS_CLK_SRC CSR 选择 DSI 通道 A 时钟、则使用 DSI_CLK_DIVIDER CSR 值 对 DSI 通道 A 时钟进行分频。 然后、LVDSPLL 将用于将该时钟乘以 LVDS CLK。
谢谢
David
David San、
很抱歉、没有解释。
这些参数用于示波器的抖动分析软件。
示波器使用 CDR 生成抖动测量基准、因此我说 CDR。 但实际上，我想知道的是 DSI83 PLL 的阶数。
为了准确测量 DSI83的输入抖动， 这些参数需要在示波器上重现 PLL 的参数。
请咨询您的设计团队。
如果 DSI 时钟模式和外部参考时钟模式之间的参数不同、 它们需要知道这两者。
请检查它是否相同或不同。
通过直接电子邮件提供支持。
