[参考译文] SN65DSI84：如何配置时序不准确的 DSI 输入和 LVDS 面板？

admin

Other Parts Discussed in Thread: SN65DSI84

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/960031/sn65dsi84-how-to-config-with-dsi-input-and-lvds-panel-whose-timing-not-exacltly-match

器件型号：SN65DSI84
主题中讨论的其他器件： DSI 调谐器

我们的 DSI 配置可与 DSI 接口面板配合使用、DSI 物理层比特率为900Mbps。

数据路径为：DSI 源(900Mbps)--> sn65dsi94 --> LVDS 面板

我无法在输出窗口中获得两次相同的结果。

如何使 DSI 源正确转换为所需面板所需的 LVDS？

我是否必须更改 DSI 物理层比特率、以便 LVDS 时钟完全匹配？

这是我的 DSI 状态配置、plz help。

感谢您访问 lot.e2e.ti.com/.../pj5801g02.7z

5 年多前

0 admin 5 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Larry、

请遵循以下常见问题解答： https://e2e.ti.com/support/interface/f/138/t/918890

此致、

I.K.

0 admin 5 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 I.K.：

感谢你的帮助。但遵循常见问题解答未解决我的问题。

这是电池板的时序技术规格：

由于固定为900Mbps 的 DSI 物理层比特率无法更改。

似乎只有两种方法、但 DSI 源不会显示在面板上：

1) 1)调整面板输入以满足 DSI Phy 比特率、从而使 DSICLK=f (LVDSCLK)公式完全匹配、并几乎相同"线时间(同步到同步)"和"数据突发时间"。 sn65dsi84测试模式工作正常、但禁用测试后 DSI 源图像未显示。

选中面板输入"测试图案"选项后、我在面板上看到了色条(但此处存在对齐问题？)。

如果没有该选项、未显示任何内容、CSR E5为0x80，表示 HSYNC 或 vsync 错误，以下是所有 CSR 的转储：

0000：35 38 49 53 44 20 20 20 01 00 85 30 00 01 00
0010：26 00 5a 00 00 00 00 6c 00 03 00 00 00 00 00 00 00 00 00 00 00
0020：80 07 00 00 00 00 00 00 20 00 00 16 00 00 00 00
0030：05 00 00 55 00 00 00 00 00 00 00 00 00 00 00 00 00 00
0040：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
0050：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
0060：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
0070：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
0080：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
0090：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
00A0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
00b0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
00c0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
00d0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
00e0：00 00 00 00 80 00 00 00 00 00 00 00 00 00 00 00 00 00
00f0：00 00 40 00 80 00 00 00 00 00 00 00 00 00 00 00 00 00

2) 2)面板输入符合面板的典型时序、导致不匹配的"行时间(同步到同步)"和"数据突发时间"。

sn65dsi84测试模式工作正常、但 禁用测试后 DSI 源图像未显示。

sn65dsi84测试模式看起来比1)中的模式更好。

未选中"Test Pattern (测试图案)"选项、CSR E5的值为0x80，、与1)中的值相同。

显示了测试图案色条、因此面板时序、信号极性、格式、bpp 似乎正常。

哪种方法更合理？为什么存在同步错误？如何解决？

BTW、您能告诉我如何计算 CSR 28的值吗？

非常感谢。

B.R.
Larry

0 admin 5 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Larry、

您使用的第一组新设置适用于 DSI84。但是、您需要确保输出的任何 DSI 源(DSI CLK 频率、活动像素、消隐像素等)都与您已编程到 DSI84中的内容完全匹配。

DSI 调谐器将计算0x28、因此需要考虑这一点。

此致、

I.K.

0 admin 5 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 I.K.：

我已经找到了为什么我得到 CHA_SYNC_ERR、我将 csr.0B.DSI_clk_div 设置为错误值"0110"(对于"按6"、该值应为"0101")。

奇怪的是、在我修复 csr.0B 之后、测试模式中不再显示色条、也不会显示我自己的绘图图像。

我已仔细转储并检查了 sn65dsi84的寄存器、它们与 DSI 调谐器输出完全相同(csr.0A.B7和 csr.0D.B1除外)。没有设置 CSR.E5错误位。

那么、它是否符合预期？或者有什么问题吗？

非常感谢。

B.R.
Larry

0 admin 5 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Larry、

您需要检查 DSI 源输出(而不是 DSI 调谐器)是否与您已编程到 SN65DSI84中的设置相匹配。

您还可以查看此常见问题解答以了解其他调试步骤： https://e2e.ti.com/support/interface/f/138/t/852871

此致、

I.K.

0 admin 5 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 I.K.：

将 csr.1A 从0x03 (DSI 调谐器默认值)更改为0x00，后、测试图案和 DSI 源现在都可以显示。

在电池板的技术规格中、对于端接电阻器没有任何描述、所以对此没有任何疑问。

感谢您的善意帮助。

BTW、我有一些 DSI 调谐器2.1使用问题、您可能有兴趣了解：

CSR.18始终为0x6X、无论"Panel Inputs"窗口中的 DE/HS/VS 设置是什么。

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] SN65DSI84：如何配置时序不准确的 DSI 输入和 LVDS 面板？